74LV241D-T分別加以討論。CMOs漏極開路門電路.

漏極開路門電路的結構及符號,在工程實踐中,往往需要將兩個門的輸出端并聯以實現與邏輯的功能稱為線與。現在來考察一種情況,如果將兩個CMOS反相器G1和G2的輸出端連接在一起,如圖3.1.19所示,并設GI的輸出處于高平,TP1導通;而G2的輸出為低電平,TN2導通。這樣,從G1的TP1到G2的TN2將形成一低阻通路,從而產生很大的電流,有可能導致器件的損毀,并且無法確定輸出是高電平還是低電平。這一問題可以采用漏極開路導通(0D①)門來解決。所謂漏極開路是指CMOS門輸出電路只有NMOS管,并且  圖3.1.19普通CMOs門電路

它的漏極是開路的。漏極開路的與非門,輸出端相連,電路及符號如圖3,1.20(a)和3.1.20(b)所示,其中圖標“Ω”表示漏極開路之意。為了實現線與的邏輯功能,可將多個門電路輸出管的漏極和電源yDD之間,加一公共的上拉電阻Rp②’如圖

漏極開路輸出.

3.1.20(c)和3.1.20(d)所示。為了簡明起見,圖中以兩個0D門并聯為例。當兩個與非門的輸出全為1時,輸出為1;只要其中一個為0時,輸出為0。所以該電路的輸出端可以實現線與功能L=AB・CD。