WD61C197CTV時序電路的模型，上述電梯控制的實例可以用如圖6.1.1所示時序電路的一般化模型來表示。從總體上看,整個時序電路由進行邏輯運算的組合電路和起記憶作用的存儲電路兩部分構成,存儲電路可用觸發器或鎖存器組成。為了方便,圖中各組變量均以向量表示,其中,r=(r”幾,…,fi)為時序電路的輸人信號,0=(01,02,…,   圖6.1.1 時序邏輯電路的模型a`)為時序電路的輸出信號,E=(E”E2,…,E滋)為驅動存儲電路轉換為下一狀態的激勵信號,而s=(s1,S2,…,sm)為存儲電路的狀態信號,亦稱為狀態變量,它表示時序電路當前的狀態,簡稱現態。狀態變量s被反饋到組合電路的輸人端,與輸入信號r一起決定時序電路的輸出信號o,并產生對存儲電路的激勵信號召,從而確定其下一狀態,即次態。于是,上述4組變量間的邏輯關系可用下列三個向量函數形式的方程來表達

o=f・(r,s)             (6.1.1)

e=g(r,s)             (6・1・2)

sn+1=h(E,s′))            (6.1,3)

式(6.1.1)表達了時序電路的輸出信號與輸人信號、狀態變量的關系,稱為時序電路的輸出方程。式(6.1,2)表達了激勵信號與輸入信號、狀態變量的關系,稱為激勵方程。而式(6.1.3)表達了存儲電路從現態到次態的轉換,故稱為狀態轉換方程,簡稱狀態方程。式(6.1.3)等號右邊的S″表示存儲電路的現態,而左邊s″+1是存儲電路的次態,分別以尼和″+1作為上標,以示區別。上述三個向量函數形式的方程分別對應于表達時序電路的三個方程組:輸出方程組、激勵方程組和狀態方程組。

如上所述,時序電路是狀態依賴的,故又稱為狀態機。本章將只限于討論有限數量的存儲單元構成的狀態機,因而其狀態數也是有限的,稱為有限狀態機(FSM①)。

時序邏輯電路具有以下主要特征:

時序邏輯電路由組合電路和存儲電路組成。

時序邏輯電路的狀態與時間因素相關,即時序電路在任一時刻的狀態變量不僅是當前輸人信號的函數,而且還是電路以前狀態的函數,時序電路的輸出信號由輸人信號和電路的狀態共同決定。

異步時序電路與同步時序電路,時序電路可分為異步時序電路和同步時序電路兩大類。

若電路中觸發器的時鐘輸入端沒有接在統一的時鐘脈沖上,或電路中沒有時鐘脈沖(如SR鎖存器構成的時序電路),電路中各存儲單元的狀態更新不是同時發生的,則這種電路稱為異步時序電路。根據電路是對脈沖邊沿敏感還是對電平敏感,異步時序電路又分為脈沖異步時序電路(由觸發器構成)和電平異步時序電路(由鎖存器構成)兩種。異步時序電路的狀態轉換取決于以任意時間間隔變化的輸入信號序列,各存儲單元的狀態轉換因存在時間差異而可能造成輸出狀態短時間的不穩定,而且這種不穩定的狀態有時是難以預知的,常常給電路設計和調試帶來困難。