UPD9602與異步時序電路不同,同步時序電路中存儲電路狀態的轉換是在同一時鐘源的同一脈沖邊沿作用下同步進行的,其模型如圖6.1.2所示,它也稱作時鐘同步狀態機①。同步時序電路的存儲電路一般用觸發器實現,所有觸發器的時鐘輸入端都應接在同一個時鐘脈沖源上,而且它們對時鐘脈沖的敏感F沿也都應一致。因此,所有觸發器的狀態更新是在同一時刻,其輸出狀態變換的時間不存在差異或差異極小。在時鐘脈沖兩次作用的間隔期間,從觸發器輸入到狀態輸出的通路被切斷,即使此時輸入信號發生變化,也不會改變各觸發器的輸Ht狀態,所以很少發生輸出不穩定的現象。更重要的是,其電路的狀態很容易用固定周期的時鐘脈沖邊沿清楚地分離為序列步進,其中,每一個步進都可以通過輸人信號和所有觸發器的現態單獨進行分析,從而有一套較系統、易掌握的分析和設計方法、電路行為很容易用HDL來描述。所以,目前較復雜的時序電路廣泛采用同步時序電路實現,很多大規模可編程邏輯器件(包括大規模存儲器)也采用同步時序結構。

本章將分別在6.2節和6,3節詳喇討論同步時序電路的分析與設計,在6.4節僅以實例簡要討論觸發器構成的脈沖異步叫序電路的分析方法。

時序電路邏輯功能的表達

組合電路的邏輯功能可以用一組輸出方程來表示人亦可用真值表和波形圖來表達。相應地,時序電路可用方程組、狀態表、狀態圖和時序圖來表達。從理論上講,有了輸出方程組、激勵方程組和狀態方程組,時序電路的邏輯功能就被唯一地確定了。但是,對于許多時序電路而占,僅從這三組方程還不易判斷其邏輯功能,在設計時序電路時,往往很難根據給出的邏輯需求直接寫出這三組方程.困此,還需要用能夠直觀反映電路狀態變化序列全過程的狀態表和狀態圖來幫助。三組方程、狀態表和狀態圖之間可以直接實現相互轉換,根據其中任意一種表達方式,都可以畫出時序圖。下面通過實例來討論時序電路邏輯功能的四種表達方法.

邏輯方程組

考慮圖6.1.3所示的時序電路,z由組合電路燈存儲電路兩部分組成c其中,存儲電路由兩個D觸發器FFl、FFO構成,二者共用一個時鐘信號CP,從而構成同步時序電路。電路的輸入信號為A,輸出信號為y。對觸發器的激勵信號分別為D1和DO,Ol、0。為電路的狀態變量。

即Clocked synchronous FSM。

系Finite state Machine的縮寫.