MMU5QBWHQ-LF異步時序電路中
發布時間:2019/10/17 21:36:32 訪問次數:1134
MMU5QBWHQ-LF本節主要討論用觸發器構成的脈沖異步時序電路的分析方法。異步時序電路與同步時序電路的主要區別在于電路中沒有統一的時鐘脈沖,因而各存儲電路不是同時更新狀態,狀態之間沒有準確的分界。在分析脈沖異步時序電路時必須注意以下幾點:
分析狀態轉換時必須考慮各觸發器的時鐘信號作用情況
異步時序電路中,由于各個觸發器只有在其時鐘輸入CP元(或CP″,下標乃表示電路中第而個觸發器)端的相應脈沖沿作用時,才有可能改變狀態。因此,在分析狀態轉換時,首先應根據給定的電路列出各個觸發器時鐘信號的邏輯表達式,據此分別確定各觸發器的CPn(或CP.)端是否有時鐘信號的作用:有作用,則令吼=1;否則吼=0。這里,cpⅡ不是一個邏輯變量,對于上升沿觸發的觸發器,當其CP.端的信號由0變1時cp.=1;反之,對下降沿觸發的觸發器,則在CPn信號由1變0時cpn=1。然后再根據激勵信號確定那些cpn=1的觸發器的次態,cpn=0的觸發器則保持原有狀態不變。
每一次狀態轉換必須從輸人信號所能影響觸發的第一個觸發器開始逐級確定
同步時序電路的分析可以從任意一個觸發器開始推導狀態的轉換,而異步時序電路每一次狀態轉換的分析必須從輸人信號所能作用的第一個觸發器開始推導,確定它的狀態變化,然后根據它的輸出信號分析下一個觸發器的時鐘信號以確定cpn的值,進一步決定該觸發器是否發生狀態轉換。像這樣依次逐級分析,直到最后一個觸發器。待全部觸發器的轉換狀態導出后,才能最終確定電路的次態,填入狀態表或狀態圖。
每一次狀態轉換都有一定的時間延遲
同步時序電路的所有觸發器是同時轉換狀態的,與之不同,異步時序電路各個觸發器之間的狀態轉換存在一定的延遲,也就是說,從現態s″到次態s″+l的轉換過程中有一段“不穩定”的時間。在此期間,電路的狀態是不確定的。只有當全部觸發器狀態轉換完畢,電路才進人新的“穩定”狀態,即次態S″+】。因此,異步時序電路的輸入信號(包括時鐘信號)必須等待電路進人穩定狀態之后才允許發生改變,否則電路會處在不確知的狀態。由于上述延遲時間的存在,對于同一系列的集成邏輯電路,類似功能的同步時序電路的速度要快于異步時序電路。
MMU5QBWHQ-LF本節主要討論用觸發器構成的脈沖異步時序電路的分析方法。異步時序電路與同步時序電路的主要區別在于電路中沒有統一的時鐘脈沖,因而各存儲電路不是同時更新狀態,狀態之間沒有準確的分界。在分析脈沖異步時序電路時必須注意以下幾點:
分析狀態轉換時必須考慮各觸發器的時鐘信號作用情況
異步時序電路中,由于各個觸發器只有在其時鐘輸入CP元(或CP″,下標乃表示電路中第而個觸發器)端的相應脈沖沿作用時,才有可能改變狀態。因此,在分析狀態轉換時,首先應根據給定的電路列出各個觸發器時鐘信號的邏輯表達式,據此分別確定各觸發器的CPn(或CP.)端是否有時鐘信號的作用:有作用,則令吼=1;否則吼=0。這里,cpⅡ不是一個邏輯變量,對于上升沿觸發的觸發器,當其CP.端的信號由0變1時cp.=1;反之,對下降沿觸發的觸發器,則在CPn信號由1變0時cpn=1。然后再根據激勵信號確定那些cpn=1的觸發器的次態,cpn=0的觸發器則保持原有狀態不變。
每一次狀態轉換必須從輸人信號所能影響觸發的第一個觸發器開始逐級確定
同步時序電路的分析可以從任意一個觸發器開始推導狀態的轉換,而異步時序電路每一次狀態轉換的分析必須從輸人信號所能作用的第一個觸發器開始推導,確定它的狀態變化,然后根據它的輸出信號分析下一個觸發器的時鐘信號以確定cpn的值,進一步決定該觸發器是否發生狀態轉換。像這樣依次逐級分析,直到最后一個觸發器。待全部觸發器的轉換狀態導出后,才能最終確定電路的次態,填入狀態表或狀態圖。
每一次狀態轉換都有一定的時間延遲
同步時序電路的所有觸發器是同時轉換狀態的,與之不同,異步時序電路各個觸發器之間的狀態轉換存在一定的延遲,也就是說,從現態s″到次態s″+l的轉換過程中有一段“不穩定”的時間。在此期間,電路的狀態是不確定的。只有當全部觸發器狀態轉換完畢,電路才進人新的“穩定”狀態,即次態S″+】。因此,異步時序電路的輸入信號(包括時鐘信號)必須等待電路進人穩定狀態之后才允許發生改變,否則電路會處在不確知的狀態。由于上述延遲時間的存在,對于同一系列的集成邏輯電路,類似功能的同步時序電路的速度要快于異步時序電路。