TLE4271-2命令或點擊圖標,進入Settings對話框,如圖B.2.4所示。

引腳分配，在選定目標器件，完成設計項目的需要對設計中的輸入變量 、輸出變量指稱為引腳分配或引腳鎖定 。

選擇Assignments|Assignments Editor菜單命令 ,或是直接選擇Assign-ments|Pins菜單命令 ,出現圖B.2.5所示的引腳分配界面。在Assignments Editor的引腳分配界面中 ,用鼠標左鍵雙擊To單元 ,將彈出包含所有引腳的下拉框 ,從中選擇一個引腳名 ,例如CP。 用鼠標左鍵雙擊Location單元 ,從下拉框中可以指定目標器件的引腳號。用類似的方法完成所有輸入信號、輸出信

號的引腳分配。

在Quartus Ⅱ中選擇Assignments|Timing Closure Floorplan單命令,出現圖B.2.5在Assignments界面中,用鼠標左鍵包含所有引腳下個引腳名,例如CP。用鼠標左鍵雙擊Locaoon單元,從下有輸入信號、輸出信標器件的引腳號。用類似的方法完成所號的引腳分配。

在Quartus Ⅱ中選擇Assignments|Timing Closure Floorplan菜單命令,也可以分配引腳,此處不作介紹。

啟動編譯器,Quartus Ⅱ軟件的編譯器包括多個獨立的模塊,如圖B.2,3所示。各模塊可以單獨運行,也可以一次全部運行。

選擇Processing|start Compilation菜單命令,或點擊工具欄上的$快捷圖標,啟動全編譯過程。

在編譯過程中,編譯狀態窗口將顯示全編譯過程中各個模塊和整個編譯進試用五個2輸人端或門和一個與門實現語句“^>B”,A和B均為2位二進制數。

試設計一個8位相同數值比較器,當兩數相等時,輸出工=1,否則L=0。

試用數值比較器74HC85設計一個8421BCD碼有效性測試電路,當輸人為8421BCD碼時,輸出為1,否則為0。

試用數值比較器74HC85和必要的邏輯門設計一個余3碼有效性測試電路,當輸人為余3碼時,輸出為1,否則為0。

試用反相器和與或非門設計1位二進制全加器。

試用8選1數據選擇器74HC151,實現1位二進制全加器。

仿照半加器和全加器的設計方法,試設計一半減器和一全減器,所用的門電路由自己選定。

由4位數加法器74HC283構成的邏輯電路如圖題4.4.31所示,″和Ⅳ為控制端,試分析該電路的功能。

邏輯電路如圖題4.4.32所示,試分析該電路的功能。

試用若干片74x283構成一個12位三進制加法器,畫出連接圖。此加法器能否用74x182構成超前進位的級聯方式,為什么?

試用若干片74LS182構成一個16位全超前進位產生器,畫出邏輯示意圖。

組合可編程邏輯器件，一個可編程邏輯陣列PLA電路如圖題4.5.1所示。試寫出輸出邏輯函數表達式。

試用可編程邏輯陣列PLA實現下列邏輯函數,并考慮盡量減少乘積項數目。