非定長碼高速實時拼接專用集成電路的研制
發布時間:2007/4/23 0:00:00 訪問次數:536
|
您現在的位置:EX256 的貨源和報價 EX256 的相關技術信息 | 其他型號 | 深圳市安泰達科電子有限公司聯系人:閻先生 劉先生 耿小姐 電話:0755-82516940/82516032/88842386 | LV(HK)Components Ltd聯系人:蘇小姐/黃小姐 電話:755-82047309/82047319 | 深圳市安姆電子有限公司聯系人:邱先生 電話:086-0755-81144721 | |||
>>更多供應商 |
非定長碼高速實時拼接專用集成電路的研制
摘要:給出一種流水線與陣列處理相結合的VLSI系統結構,以實現非定長碼的高速定時拼接與存儲。該結構不但并行處理能力強,能夠在每個時鐘周期內拼接一個非定長碼,并且復雜度低,僅需10000門單元電路即可實現。利用ACTEL公司的現場可編程門陣列實現該功能,驗證結構表明,所研制的專用芯片工作頻率大于70MHz、功耗低于130mW、性能穩定可靠,具有良好的工程應用前景。
關鍵詞:非定長碼 并行處理 實時 大規模集成電路 系統結構 現場可編程門陣列
在數字圖像、視頻、語音等數據壓縮應用中,經常使用熵編碼,例如Huffman編碼、RICE編碼、算術編碼等。而這些二進制的編碼數據在表示中僅有若干位(即碼字長度)有效數字(碼字),這就要求去除冗余字位,把碼字按其長度依次連接,形成緊湊的定長字,經緩存后按恒定碼速率輸出。
1 碼字拼接功能描述
圖1為數字圖像壓縮流程示意圖。數據經壓縮與熵編碼后,碼字長度不定,最短的碼字只有1位,最長的碼字需用16位表示,這些碼字包含在位寬為16的輸出數據中,如圖2所示。
M[15:0]為熵編碼輸出數據,M[15:n]中存放碼字,其中n等于15、14、13....2、1、0。由于每個輸出數據中僅有碼字長度個有效字位,這就要求去除熵編碼輸出數據中的冗余字位M[n-1:0],把這些有效的不定長的碼字M[15:n]拼接湊整,形成定長字。如兩個碼字A和B長度分別為10和6,用熵編碼輸出數據M1[15:6]和M2[15:10]表示,這兩個碼字的拼接結果為Q[15:0],則Q[15:6]存儲M1[15:6],Q[5:0]存儲M2[15:10],即兩個碼字A、B拼接湊整為一個定長字Q[15:0],如圖3所示。
碼字拼接器就是為完成這一功能而設計的,它去除了原數據中的冗余信息,從而減少數據量,節省存儲空間、降低對傳輸信道的帶寬要求。在實際應用中,壓縮與熵編碼功能單元(如圖1所示)在每個時鐘周期輸出一個熵編碼數據,為保證實時性,要求碼字拼接器能于每個時鐘周期內完成一次拼接操作,并且每湊足16位,輸出定長字。以上功能的VerilogHDL行為描述如下(該描述不可綜合):
module Connector (clock,co
|
您現在的位置:EX256 的貨源和報價 EX256 的相關技術信息 | 其他型號 | 深圳市安泰達科電子有限公司聯系人:閻先生 劉先生 耿小姐 電話:0755-82516940/82516032/88842386 | LV(HK)Components Ltd聯系人:蘇小姐/黃小姐 電話:755-82047309/82047319 | 深圳市安姆電子有限公司聯系人:邱先生 電話:086-0755-81144721 | |||
>>更多供應商 |
非定長碼高速實時拼接專用集成電路的研制
摘要:給出一種流水線與陣列處理相結合的VLSI系統結構,以實現非定長碼的高速定時拼接與存儲。該結構不但并行處理能力強,能夠在每個時鐘周期內拼接一個非定長碼,并且復雜度低,僅需10000門單元電路即可實現。利用ACTEL公司的現場可編程門陣列實現該功能,驗證結構表明,所研制的專用芯片工作頻率大于70MHz、功耗低于130mW、性能穩定可靠,具有良好的工程應用前景。
關鍵詞:非定長碼 并行處理 實時 大規模集成電路 系統結構 現場可編程門陣列
在數字圖像、視頻、語音等數據壓縮應用中,經常使用熵編碼,例如Huffman編碼、RICE編碼、算術編碼等。而這些二進制的編碼數據在表示中僅有若干位(即碼字長度)有效數字(碼字),這就要求去除冗余字位,把碼字按其長度依次連接,形成緊湊的定長字,經緩存后按恒定碼速率輸出。
1 碼字拼接功能描述
圖1為數字圖像壓縮流程示意圖。數據經壓縮與熵編碼后,碼字長度不定,最短的碼字只有1位,最長的碼字需用16位表示,這些碼字包含在位寬為16的輸出數據中,如圖2所示。
M[15:0]為熵編碼輸出數據,M[15:n]中存放碼字,其中n等于15、14、13....2、1、0。由于每個輸出數據中僅有碼字長度個有效字位,這就要求去除熵編碼輸出數據中的冗余字位M[n-1:0],把這些有效的不定長的碼字M[15:n]拼接湊整,形成定長字。如兩個碼字A和B長度分別為10和6,用熵編碼輸出數據M1[15:6]和M2[15:10]表示,這兩個碼字的拼接結果為Q[15:0],則Q[15:6]存儲M1[15:6],Q[5:0]存儲M2[15:10],即兩個碼字A、B拼接湊整為一個定長字Q[15:0],如圖3所示。
碼字拼接器就是為完成這一功能而設計的,它去除了原數據中的冗余信息,從而減少數據量,節省存儲空間、降低對傳輸信道的帶寬要求。在實際應用中,壓縮與熵編碼功能單元(如圖1所示)在每個時鐘周期輸出一個熵編碼數據,為保證實時性,要求碼字拼接器能于每個時鐘周期內完成一次拼接操作,并且每湊足16位,輸出定長字。以上功能的VerilogHDL行為描述如下(該描述不可綜合):
module Connector (clock,co
上一篇:RS編譯碼的一種硬件解決方案
上一篇:基于EDA的交通燈控制系統(圖)