Altera公司近日發售Quartus II設計軟件5.0版，使FPGA編譯時間縮短近70％。其中采用的編譯增強技術可使設計人員在綜合和適配（布局布線）時，能夠將設計分成物理和邏輯兩部分。此功能支持基于模塊的設計，設計人員能夠保持專用模塊性能不變，而只對其他模塊進行優化。設計人員采用編譯增強技術，在設計迭代時，可縮短設計編譯時間，更高效的實現設計時序逼近。
　　Altera公司亞太區產品市場經理Eric Lam解釋說，編譯增強技術就是將不同的設計模塊進行分區，針對不同的分區采用不同的優化技術，不需要改動的分區保持其性能不變。而需改動的設計只對其中某一個分區進行優化，然后再進行頂層驗證。從而大大縮短了時序逼近時間顯著縮短了整個產品的開發時間。
　　除此之外，Quartus II設計軟件5.0版主要新特性還包括：SOPC Builder增強特性——兩個新的增強特性幫助開發人員節省了大量的開發時間，為采用PCI、外部存儲器接口（EMIF）和定制處理器接口的外部處理器提供簡便接口，支持多處理器系統內的處理器間通信和資源安全共享。新的I/O引腳規劃器——該特性簡化了高密度和大引腳數量設計的引腳分配和確認過程。HardCopy II Advisor——HardCopy II Advisor指導用戶實現Stratix II FPGA向HardCopy II結構化ASIC的移植。對高密度設計基本要求的改進——Quartus II軟件5.0版編譯過程降低了對物理存儲器的占用，因此多數面向高密度Stratix II器件的設計能夠在標準PC上進行，只占用2GB存儲空間。此版本還加入了對64位Red Hat Linux和Sun Solaris操作系統的支持。