根據本系統的設計要求，步迸頻率要求設雹為100 khz，因此要求r分頻器采用 128分頻，即將ra0、ra1、ra2分別設置為0、1、0。在本設計中，因為fd直接輸入fin，麗且步進是100 khz，所以分頻系數不會出現小數，故可將a5~a0直接置o．因此，要控制mc145152，只需控制mc145152的no～n9即可。這時，還應將雙模分頻器淘邏輯控制（control logic）端mc設置為1。

　　16．2．3 fpga illj控專用芯片的vhdl程序設計

　　根據系統的總體設計方案，fpga測控專用芯片的輸入信號有：fin—被鍘頻率信號輸入端：clk——200 hz．基準信號輸入端；en——addsub的控制信號端口，在en 的上升沿，addsub可加載到fpga：addsub「1..0］——對mc145152的控制輸入，當其為“00”時，將發射頻率設定在25 mhz，當其為“01”時，每按一次升頻鍵，發射頻率以100 khz增加，當其為“10”時，每按一次降頻鍵，發射頻率以too khz w低，當其為“11”時，對fpga不起作用：sel［1..0］——輸出選擇，當其分別為“00｀“dl｀“10＂． id ii”時，輸瑚為頻率計數器的第0～7位、第8～15位、第16～23位、第if～23位。輸出信號有：cir[9..0］—△mc145152控制信號輸出口；data［7..0］ fpga到攀片機的數據輸出冂，與單片機的po口相連，由sel[1..0]控制輸出fi［dg容。其應實現的功能就是負責赭ffi；j mc145152和實時測量壓控振蕩器輸出信號的頻率。

　　根據系統應實現的功能要求，fpga測控專用芯片可分為兩個相對獨立的模塊，一個模塊負責控制mc145152，一個模塊負責實時測量壓控振蕩器輸出信號的頻率。

　　壓控振蕩器輸出信號頻率的實時測量可按如下原理設計：系統上電時，fpga輸出250（二進制代碼）至mc145152，該數值為振蕩器頻率的基值；當接收到單片機的升頻步進信號后，內部信號“control”加1，送給mc 145152；同理，收到降頻步進信號后，內部信號“control”減1，送給mc145152，這樣就完成了對振蕩器鎖定頻率的調節。而壓控振蕩器輸出信號頻率的實時測量可按如下原理設計：由于本系統所測頻率范圍集中在高頻，因此可利用測定單位時間內信號周期性重復的次數來測定頻率，并且即便測的時間較短，測試精度仍然較高。在實際設計時，可將200 hz的基準信號分頻成50 hz，每個周期測頻一次，到50 hz頻率與200 hz頻率同時是負脈沖的時候清零，其余時間計數，但只將正脈沖期間的計數值鎖存，保證先鎖存數據，再清零，定時時間為0.01 s。單片機讀出送出顯示時，做了相應的小數點處理，如單片機讀到的數為“123456”，則顯示成“12.3456”，單位即為m。

　　根據以上設計思想，fpga測控專用芯片可設計成五個模塊，它們分別是：鎖相環mc145152控制模塊sxhkz、測控信號發生模塊ckxh、頻率測量模塊plcs、數據鎖存模塊sjsc和輸出選擇模塊scxz，整個系統組成框圖如圖1 所示。其中測控信號發生模塊ckxh的作用是：將輸入的200 hz頻率分頻成兩種互為反相的、頻率為50 hz的測控信號clkin和load；頻率測量模塊plcs的作用是：在設定時間里，進行頻率的計數和清零：數據鎖存模塊sjsc的作用是：在load的上升沿將頻率的計數數值輸出鎖存，在clkin的第50個上升沿時將待顯示的數值輸出鎖存，亦即測試的頻率數據刷新頻率為50 hz，刷新時間為o.02s，顯示的數據刷新頻率為2 hz，刷新時間為0.5s。

　　圖1 fpga測控專用芯片組成框圖

　　因為每0.02s數值就刷新一次，顯示時刷新較快，人眼不易觀察，所以將計數值隔500 ms鎖存一次，再送出去，由單片機讀出顯示。

　　歡迎轉載,信息來自維庫電子市場網（www.dzsc.com）