閃速存儲器的基本存儲器單元結構如圖1所示。一眼看上去就是n溝道的mosfet那樣的東西，但又與普通的fet不同，特點是在柵極（控制柵）與漏極／源極之間存在浮置柵，閃速存儲器利用該浮置柵存儲記憶。

圖1 閃速存儲器的單元結構

　　浮置柵被設計成可以存儲電荷的構造，柵極及主板利用氧化膜進行了絕緣處理，一次積累的電荷可以長時間（10年以上）保持。當然，如果氧化膜存在缺陷，或者由于某種原因使絕緣膜遭到破壞，那么閃速存儲器將失去記憶。同時，因為熱能必定致使電荷以某概率發生消減，因此數據保存的時間將受到溫度的影響。

　　下面，我們將進一步討論閃速存儲器的擦除與寫人的原理。

　　我們知道，數據的寫人與擦除是通過主板與控制柵之間電荷的注人與釋放來進行的。例如，一般的nor閃速存儲器在寫人時提高控制柵的電壓，向浮置柵注人電荷（圖2）。而數據的擦除可以通過兩種方法進行。一種方法是通過給源極加上＋12v左右的高電壓，釋放浮置柵中的電荷（smart voltage regulator）；另一種方法是通過給控制柵加上負電壓（-10v左右），擠出浮置柵中的電荷（負極門擦除法）。各種電壓提供方式如圖3所示。

圖2 閃速存儲器的寫入操作

圖3 閃速存儲器的擦除操作

　　圖4圖示了閃速存儲器單元的電壓－電流特性。浮置柵的電荷可抵消提供給控制柵的電壓。也就是說，如果浮置柵中積累了電荷，則閾值電壓（v_th）增高。與浮置柵中沒有電荷時的情況相比，如果不給控制柵提供高電壓，則漏極－源極間不會處于導通的狀態。因此，這是判斷浮柵中是否積累了電荷，也就是判斷是“1”還是“0”的機制。

　　圖4 閃速存儲器單元的電壓一電流特性變化

　　那么，寫入操作是提高了v_th還是降低了v_th呢？根據閃速存儲器的類型情況也有所不同。作為傳統eprom的一般替代晶的nor以及硅盤中應用的nand閃速存儲器，在寫入時為高v_th；而and及dinor閃速存儲器中，在寫人時為低v_th。

　　歡迎轉載，信息來源維庫電子市場網（www.dzsc.com）