捕獲單元的操作由4個16位控制寄存器（capcona／b和capfifoa／b）控制。由于捕獲單元的時鐘由定時器提供，在使用時，相關的定時器控制寄存器ta-con（x＝1，2，3或4）也控制捕獲單元的操作。捕獲單元的結構如圖所示”概括起來有以下特點：

　　●1個16位捕獲控制寄存器（eva￣capcona，evb－capconb），可讀寫。

　　●1個16位捕獲fifo狀態寄存器（eva￣capfifoa，evb－capfifob）。

　　●可選擇通用定時器1或2（eva）和通用定時器3或4（evb）作為時鐘基準。

　　●6個16位2級深的fifo堆棧。

　　●6個施密特觸發捕獲輸入引腳，cap1～cap6，一個輸入引腳對應一個捕獲單元。所有捕獲單元的輸入和內部cpu時鐘同步。為了捕獲輸入的跳變，輸入必須在當前的電平保持2個cpu時鐘的上升沿，如果使用了限制電路，限制電路要求的脈沖寬度也必須滿足。輸入引腳cap1和cap2，在evb中是cap4和cap5．也能被用于正交編碼脈沖電路的qep輸入。

　　●用戶可設定的跳變探測（上升沿、下降沿或上升下降沿）。

　　●6個可屏蔽的中斷標志位，每個捕獲單元1個。

　　圖 捕獲單元結構圖

　　歡迎轉載，信息來源維庫電子市場網（www.dzsc.com）