spi主設各負責產生系統時鐘，并決定整個spi網絡的通信速率。所有的spi設各都采用相同的接口方式，可以通過調整處理器內部寄存器改變時鐘的極性和相位。由于spi器件并不一定遵循同一標準，比如eeprom、dac、adc、實時時鐘及溫度傳感器等器件的spi接口的時序都有所不同，為了能夠滿足不同的接口需要，采用時鐘的極性和相位可配就能夠調整spi的通信時序。

　　spi設各傳輸數據過程中總是先發送或接收高字節數據，每個時鐘周期接收器或收發器左移1位數據。對于小于16位的數據在發送之前必須左對齊，如果接收的數據小于16位則采用軟件將無效的數據位屏蔽，如圖1所示。

　　spi接口有主和從兩種操作模式，通過master／slave位（spictl．2）選擇操作模式以及spiclk信號的來源，如圖2所示。

　　圖1 spi通信數據格式

　　圖2 spi主控制器／從控制器的連接

　　歡迎轉載，信息來源維庫電子市場網（www.dzsc.com）