1．基于lP的可重用設計方法
    雖然現代集成電路規模變得越來越龐大，功能越來越復雜，但是工程師們發現在許多種類不同、功能不同的集成電路里往往包含許多功能相同的模塊。因此，工程師們便可以將這些功能模塊做成一個個可重復使用的通用模塊，并在新的設計中調用它，這可以使設計效率大大提高。這種可以通用的功能模塊就稱為知識產權(intellectual property，IP)模塊。這種設計理念引起了集成電路產業的一次新分工，一些設計公司開始專門設計一些小型而通用的功能模塊，另一些公司則不會像以往那樣逐一設計芯片里的每個功能棋
塊，而是去購買別的公司已經設計并驗證好的模塊，然后將這些模塊以某種協議集成在一起，便可以完成一塊規模龐大、功能復雜的芯片了。這種類似于搭積木的設計方法極大地提高了設計效率，縮小了工藝水平與設計效率的剪刀差，大大縮短了設計周期和上市時
間，同時也降低了設計成本。

    2．基于軟件語言的硬件設計方法
    現代集成電路設計最重要的特征就是通過計算機語言來進行實際電路的設計。通過提高電路描述的抽象層次，來達到簡化設計、提高設計效率的目的。目前國際上流行的硬件描述語言主要有兩種：Verilog HDL和VHDL，都是在20世紀80年代中期開發出來的。兩種HDL語言均為IEEE標準，其基本原理是相同的，只是在語法和描述形式上有一些區別。其中Verilog語言是一種從C語言發展出來的專用語言，具有良好的可讀性和易用性。除了這兩種語言之外，這幾年還出現了許多設計、驗證以及腳本語言，這些語言被應用在集成電路設計流程中的某個環節中。例如，用于系統級設計的Sy。temC語言和SystemVerilog語言；用于驗證的Vera語言；用于特定操作系統中實現工程自動化的Tcl腳本語言等。這些語言的出現，很大程度上提高了工程師的設計效率和準確度。

    3．基于標準單元庫的自動設計方法
    我們前面提到，集成電路的版圖是在一塊半導體材料上實現的電路元器件結構的圖形集合，但是設計工程師并不可能去逐個設計這些電路元器件的版圖。因此，在現代集成電路設計中引用了標準單元庫的概念。芯片制造廠商會為工程師們提供他們所能制造的
標準單元庫，庫中包含了各種元器件的版圖，這些元器件的版圖高度相等、寬度不等，稱為標準單元。工程師們可以使用專門昀布局布線工具，根據設計要求自動調用這些標準單元來完成版圖的設計，從而大大提高了設計效率。

  設計流程
    圖3.3.4是集成電路設計流程示意圖。設計的內容包括從頂層描述的產品規格開始，到底層描述的完成晶體管器件級掩模圖形數據，直到檢測，經過規格設計、功能模塊設計、邏輯設計、電路設計及版圖設計、流片、檢測等，依次進行處理。在規格設計中，將市場和用戶的要求歸納為功能規格和性能規格。為了實現這些規格，需要確定最適當的計算機運算規則。所謂計算機運算規則，就是實現這些規格的處理順序和處理方式。

           
    在功能模塊設計中，需要查出處理過程中所必需的功能，并對實現這些功能可能的電路進行分割、分層，制作功能框圖。這些功能模塊又可以分為軟件實現的功能和硬件實現的功能。由軟件承擔的部分交由軟件開發，而硬件承擔的部分就是HDL設計。
    在邏輯設計中，將各功能框圖變換為邏輯門級，作成門級電路圖。用寄存器傳送級(register transfer level，RTL)描述之后，由邏輯合成工具進行處理。
    在電路設計中，將門電路變換為晶體管電路，作成晶體管級電路圖。最后，由晶體管電路作成掩模圖形，在版圖設計中使用自動配置布線工具。此外，在邏輯模塊設計、電路設計和版圖設計各個階段都要運用相應軟件工具進行各種仿真。在這些工作中，器件設計和工藝設計的數據也是仿真的結果。
    流片(tapeout)是集成電路設計過程中的最后階段。  M28F101-200K6