通常將集成密度大于1000千籌效門/片的PLD稱為高密度可編程邏輯器件(HDPIJD)，它包括可擦除可編程邏輯器件EPLD、復雜可編程邏輯器件CPLD和現場可編程門陣列FP-GA三種類型。
    20世紀90年代以后，高密度可編程邏輯器件在集成密度、生產工藝、器件的編程和測試技術等方面發展都十分迅速；目前HDPLD的集成密度一般可達數千和上萬門，CPLD和FPGA的集成度最多可達25萬等效門。CPLD的最高工作速度已達180MHz，FPGA的門延遲已小于3ns。可編程集成電路的線寬已發展到0.35μm系統可編程技術、邊界掃描技術的出現也使可編程器件在編程技術、測試技術和系統可重構技術方面有了很快的發展；目前世界各著名半導體器件公司，如Xilinx、Altera、Lat-tice、AMD、Atmel等，均可提供各種不同類型的EPLD、CPLD和FPGA產品。眾多公司的競爭促進了可編程集成電路技術的提高，使其性能不斷完善，產品日益豐富。EPLD和CPLD兩種器件，其基本結構形式和PAL、GAL相似，都由可編程的與陣列、固定的或陣列和邏輯宏單元組成，但集成規模都比PAL和GAL大得多。
    EPLD是20世紀80年代中期Altera會司推出的新型可擦除、可編程邏輯器件。它采用了UVEPROM工藝，以疊柵注入MOS管作為編程單元，所以不僅可靠性高，可以改寫，而且集成度高、造價便宜。目前EPLD產品的集成度最高已達1萬門以上。EPLD的結構與GAL相似，它大量增加了輸出邏輯宏單元的數目，提供了更大的與陣列，而且增加了對OLMC中觸發器的預置和異步置0功能，因此它的OLMC要比GAL中的OLMC有更大的使用靈活性。EPLD保留了邏輯塊的結構，內部連線相對固定，即使是大規模集成容量器件，其內部延時也很小：因而有利于器件在高頻率下工作，但EPLD內部的互連能力很弱，FPGA出現后它曾受到沖擊，直到CPLD出現后才有所改變。
    CPLD是在EPLD基礎上發展起來的器件。與EPLD相比，它增加了內部連線，對邏輯宏單元和I/O單元都作了重大改進。CPLD采用E2CMOS工藝制作，有些CPLD內部還集成了RAM、FIFO或雙口RAM等存儲器，兼有FPGA的特性，許多CPLD還具備在系統編程能力，因此它比EPLD功能更強，使用更靈活。  DS1862B
    目前各公司生產的EPLD和CPLD產品都有各自的特點，但總體結構大致相同，它們至少包含了三種結構：可編程邏輯宏單元，可編程I/O單元，可編程內部連線。
    FPGA是20世紀80年代中期出現的高密度可編程邏輯器件。與前面討論過的可編程器件相比，FPGA不受與或陣列結構上的限制以及含有觸發器和I/O端數量上的限制，可以靠內部的邏輯單元以及它們的連接構成任何復雜的邏輯電路，更適合實現多級邏輯功能，并且具有更高的密度和更大的靈活性。目前FPGA已成為設計數字電路或系統的首選器件之一。

http://ytrsdz.51dzw.com