摘要：介紹了一種利用倍頻的方法來改善DDS的上限頻率和雜散電平。首先對DDS的原理和雜散進行分析，在此基礎上提出了DDS倍頻模塊的原理方案。經過實驗調試和測試，得到DDS的輸出頻率為198～220MHz，輸出功率為+8.0～+10.5dBm。

    關鍵詞：直接數字合成（DDS）技術 晶體管 倍頻

近二十年來，隨著數字集成電路和微電子技術的發展，出現了一種新的頻率合成技術——直接數字合成（Direct Digital Synthesize）技術。DDS的出現導致了頻率合成領域的第二次革命。DDS具有相對帶寬很寬、頻率捷變速率快、頻率分辨率高、輸出相位連續、可輸出寬帶的正交信號、可編程、全數字化和便于集成等優越性能。但是它的全數字結構造成了DDS的主要缺點：其一，根據取樣定量，輸出信號的最高頻率將低于參考時鐘的一半，故若要提高輸出頻率將受到器件（如DAC、ROM）的速度限制；其二，DDS輸出信號中雜散寄生分量大，其中輸出高頻尤其，它無法達到PLL頻率合成的頻譜純度；其三，DDS的功耗與其時鐘頻率成正比，故在供電受到限制的場合且又要求有較高的頻率輸出，DDS就有局限性。如何克服限制DDS廣泛應用的主要缺點，是當前國際上DDS技術研究的主要課題。本文將利用倍頻的方法擴展DDS的頻率上限和改善DDS雜散電平。

1 DDS的基本原理及其雜散電平

DDS的理論依據是奈奎斯特抽樣定理。根據該定理，對于一個周期正弦波連續信號，可以沿其相位軸方向，以等量的相位間隔對其進行相位/幅度抽樣，得到一個周期性的正弦信號的離散相位的幅度序列，并且對模擬幅度進行量化，量化后的幅值采用相應的二進制數據編碼。這樣就把一個周期的正弦波連續信號轉換成為一系列離散的二進制數字量，然后通過一定的手段固化在只讀存儲器ROM中，每個存儲單元的地址即是相位取樣地址，存儲單元的內容是已經量化了正弦波幅值。這樣的一個只讀存儲器就構成了一個與2π周期內相位取樣相對應的正弦函數表，因它存儲的是一個周期的正弦波波形幅值，因此又稱其為正弦波形存儲器。對于一個連續的正弦波信號，其角頻率ω可以用相位斜率Δφ/Δr表示。當角頻率ω為一定值時，其相位斜率Δφ/Δt也是一個確定值。此時，正弦波形信號的相位與時間成線性關系，即φ=ω×Δt。根據這一基本關系，在一定頻率的時鐘信號作用下，通過一個線性的計數時序發生器所產生的取樣地址對已得到的正弦波波形存儲器進行掃描，進而周期性地讀取波形存儲器中的數據，其輸出通過數模轉換器及低通濾波器就可以合成一個完整的、具有一定頻率的正弦波信號。

DDS的基本原理框圖如圖1所示。它主要由標準參考頻率源、相位累加器、波形存儲器、數模轉換器、低通平滑濾波器構成。在時鐘脈沖的控制下，頻率控制字K由累加器得到相應的相碼，相碼尋址波形存儲器進行相碼-幅碼變換輸出不同的幅度編碼，再經過數模變換器得到相應的階梯波，最后經低通波器對階梯波進行平滑，即得到由頻率控制字K決定的連續變化的輸出波形。其中，參考頻率源一般是 一個高穩定的晶體振蕩器，其輸出信號用于DDS中各部件同步工作。因此，DDS輸出的合成信號的頻率穩定度與晶體振蕩器是一樣的。相位累加器是實現DDS的核心，如圖2所示。它由一個N位字長的二進制加法器和一個由固定時鐘脈沖取樣的N位相位寄存器組成。相位寄存器的輸出與加法器的一個輸入端在內部相連，加法器的另一個輸入端是外部輸入的頻率控制字K。這樣，在每個時鐘脈沖到達時，相位寄存器采樣字K。這樣，在每個時鐘脈沖到達時，相位寄存器采樣上個時鐘周期內相位寄存器的值與頻率控