時鐘信號應首先在PCB上布線，而且要努HEF4071BT力以盡可能產生絕對最小環路面積的方法進行布線。時鐘跡線的長度以及所用導通孔的數量應最小化。在一個多層PCB上，r媯交應在鄰近一個完整（沒有裂縫）的接地層或電源層的一個層上布線。時鐘跡線層和返回層的間距應盡可能地小。在雙面板上，時鐘跡線應鄰近接地返回跡線。對于時鐘布線要特別關注！

   當然時鐘不是系統中唯一的周期信號。許多其他的選通脈沖或控制信號也是周期性的。在一個基于微處理器的系統中，一些關鍵的、周期性的信號是時鐘(CLK)、地址鎖存選通(ALE)、行地址選通脈沖(RAS)和列地址選通脈沖(CAS)。本書中，當用到術語時鐘時，它不僅是指時鐘信號也包括任何高頻周期性信號。

   為了防止時鐘耦合到離開PCB的電纜中，時鐘電路應遠離輸入／輸出(I/O)電纜或電路。

   為了使串擾最小化，時鐘跡線不應長距離平行子數據總線或信號線。Johnson和Graham(1993)，Paul(1985)和Catt(1967)對于數字邏輯板上的串擾有更詳細的介紹。

  除了時鐘，地址總線和數據總線是第二個關注點，因為它們通常處于終端而且載有大的電流，而輻射發射與電流成正比。雖然它們通常沒有時鐘重要，把它們布設在鄰近多層板中的一個層面上注意使它們的環路面積保持最小值。

   在雙面板上，至少一個信號返回（接地）跡線應靠近每一組八個數據線或地址線。這個返回跡線最好靠近最低有效位，因為它通常載有最高頻率的電流。大部分其他各種信號環路面積可用接地網格或面控制，這也需要使內部產生的噪聲量最小化（見第10章和第11章）。

   線和總線驅動因通常載有大電流也會帶來困擾。然而，因為信號的隨機特性，它們產生的寬帶噪聲每單位帶寬具有較少的能量。總線和線驅動應靠近它們所驅動的線。離開PCB的電纜的驅動應靠近連接點。用于驅動板外負載的線驅動集成電路(ICs)也不應被用于驅動板上的其他電路。

   因為這些環路雖然通常很小但可能載有非常大的電流，所以另一個重要的輻射發射源是數字邏輯切換時所需的瞬態電源電流。這些環路的面積可通過第11章所討論的適當的電源去耦得到控制。

   差模發射與頻率的平方成正比，通過環路面積的最小化控制，環路面積主要隨PCB的布局變化。在過去的5或10年里，時鐘頻率巳顯著地增加了約10倍或更多。因此，差模發射已增加100倍或更多。然而，決定印制較小環路能力的PCB技術在同一時期內改進得很小——能是兩倍。

   因此，發射問題已經增加了100倍，我們通過印制較小環路解決它的能力只增加了兩倍。我們顯然正在失去有關控制差模輻射發射能力的戰斗。因此，如果我們要控制這種發射，除了屏蔽PCB，我們必須提出一些其他的、可能非常規的方法以減小發射。兩種常見的方法包括抵消環路和擴頻時鐘。