如果我們不能印制足夠小的環路，我們可HEF4081BP以找到一個簡單的方法去印制兩個相互抵消的環路嗎？考慮如圖12-8(a)所示的一個時鐘跡線和它的接地返回路徑的情況。來自環路的發射將是環路面積和環路中電流的函數。如果這表示作為PCB技術可以印制的最靠近的跡線，則除了屏蔽PCB，我們不能減小發射。

   然而，考慮如圖12-8(b)所示的布線。這里，我們有一個時鐘跡線，在這個時鐘跡線兩邊各有一個接地返回跡線。因此，我們有兩個環路，每個都與圖12-8 (a)所示的環路有相同的面積。如果兩個返回（接地）跡線相對時鉀跡線對稱分布，則返回電流將在兩個路徑中分流。因此，圖12-8(b)中下面的環路將只有圖12-8(a)中環路電流的一半，而且將只輻射一半或減少6dB。

   當然，另一半是圖12-8 (b)上面的環路輻射，而且它將與下面的環路輻射的一樣多。然而，注意到上面環路中的電流是逆時針流動的，而下面環路中的電流是順時針流動的。因此，來自上面環路中的輻射與來自下面環路中的輻射不是相加，而是相抵消。抵消將不完全，但非常好。圖12-8(b)中的布線因此將比圖12-8(a)中的輻射減少20dB。

   圖12-8中所示的跡線可被看成是印制在PCB的同一層或不同層上。后面的例子將介紹一個印制在位于兩個接地層中間的一個PCB層上的時鐘。