通過該電路板可對AT89S51／52153系列單片機進行下載編程。

   電平發生電路

   為數字編程器件( FPGA／CPLD)提供高低電平信號。M10T0106-25產生的電平信號通過切換分別送到FPGA/CPLD器件。

   操作：開關撥到上，發出高電平；開關撥到下，發出低電平。

   單次脈沖發生電路

   為數字編程器件( FPGA/CPLD)提供單次脈沖信號。產生的單次脈沖信號通過切換分別送到FPGAlCPLD器件。

   操作：按一次按鈕Pl或P2，可從一個輸出端發出1個正脈沖，另一個輸出端發出1個負脈沖。

   HEX發生電路

   為數字編程器件(FPGA)提供4位二進制電平信號，每按1次按鈕輸出加1。

   方陣鍵盤

   為數字編程器件(FPGA)提供鍵盤信號。

   分頻脈沖電路

   為數字編程器件( FI:，GA／CPLD)提供2分頻脈沖信號。2 Hz、4 Hz、8 Hz、32 Hz、64 Hz、128 Hz\256 Hz、512 Hz、1024 Hz、20 48 Hz、32 768 Hz。通過短路帽選擇不同的頻率。

   10分頻脈沖電路

   為數字編程器件( FPGAlCPLD)捉供10分頻脈沖信號。2 MHz、1 MHz、500 kHz、100 kHz、lo kHz、1 kHz、100 Hz、10 Hz、1 Hz。通過短路帽選擇不同的頻率。

   555頻率可調電路

   為數字編程器件(FPGAlCPLD)提供頻率可調脈沖信號。低頻為0.5 Hz到十幾Hz、高頻為幾十Hz到幾百kHz。調節TF電位器可調頻率，調節TW電位器可調脈寬。

   電平檢測電路

   功能：檢測數字編程器件( FPGA／CPLD)的輸出是高電平還是低電平。相應的發光二極管(LED)亮，表示檢測到的是高電平；不亮，表示檢測到的是低電平。

   LED點陣及放大驅動電路

   功能：接收來至FPGA的列掃描信息A2AIAO（為節省I/O資源，外接3-8譯碼器和反相器）和信息存儲區EPROM2732A的行數據信息，顯示文字、波形曲線或數碼，可實現靜態和動態顯示效果。用4個SD411288點陣（采用列掃描）組成1個16×16點陣。既可顯示4個8×8單元的信息，又可顯示1個完整的16×16單元的信息。編碼時，列為地址，從左到右地址增大（如：第1頁為o～7，第2頁為8～F，第3頁為10～17，第4頁為18～1F，依次類推）；行為存儲器輸出的數據（需反相編碼），最上行為最高位，最下行為最低位，數據以2位16進制形式出現。無論是列掃描信號還是行數據信號都必須經過放大驅動（同時還反相）后才能加到點陣上。