si4963dyt1如前所述,對于圖6.2,1所示的米利型電路,若輸入信號a存在較大噪聲,則可能錯誤地觸發進位操作,如圖6.2.3中②所示。如果刪除圖6.2.1中且和與門g2輸人之間的連線,將電路轉化為穆爾型,則能使輸出信號y僅取決于電路的狀態,其變化始終與時鐘同步,而輸入信號a影響電路狀態的時間僅限于cp脈沖上升沿前后的瞬間,從而提高了電路的抗干擾性能。

同步時序電路的分析過程可分為哪幾個步驟?

在分析同步時序電路時,輸出方程組、激勵方程組和狀態方程組是怎樣導出的?

怎樣通過輸出方程組和狀態方程組得到狀態表?進而如何導出狀態圖和時序圖?

米利型和穆爾型時序電路在輸出特性上有何不同?

電路設計同電路進行描述及使用可編程邏輯器件設計時序電路的基礎。了解這些設計方法,亦有助于理解成品時序集成電路的電路結構和工作原理。

設計同步時序邏輯電路的一般步驟,設計同步時序邏輯電路的一般過程如圖6.3.1所示。

原始狀態圖和原始狀態表,確定激勵方程組輸出方程組,畫出邏輯圖并檢查自啟動能力,電路同步時序電路的設計過程,態簡狀化態配狀分暈器占蘚發鉭.

編碼方案是難以一一進行仔細比較的。一般來說,選取的編碼方案應該有利于所選觸發器的激勵方程及輸出方程的化簡以及電路的穩定可靠。有時,遵循狀態變化的順序,以自然二進制數遞增順序編碼可簡化電路。而使用具有一定特征的編碼,例如格雷碼,則有利于減少狀態輸出出現競爭冒險的可能性。狀態分配完成,則可將簡化狀態圖和狀態表中的字符替換為狀態編碼。

選擇觸發器類型,觸發器類型選擇的余地實際上是非常小的。小規模集成電路的觸發器產品,大多是d觸發器和jk觸發器。由于單個jk觸發器具有較強的功能,選擇它有時可使設計靈活方便。中規模集成電路大多已組成為功能模塊,對于電路設計來說已無選擇余地。如前所述,很多可編程邏輯器件中采用d觸發器來實現時序邏輯設計,如果有特殊要求,用d觸發器也非常容易構成其他邏輯功能的觸發器。

確定激勵方程組和輸出方程組,根據狀態分配后的狀態表,用卡諾圖或其他方式對邏輯函數進行化簡,可求得電路的激勵方程組和輸出方程組。這兩個方程組決定了同步時序電路的組合電路部分。

畫出邏輯圖,并檢查自啟動能力,按照前一步導出的激勵方程組和輸出方程組,可畫出接近工程實現的邏輯電路圖。

有些同步時序電路設計中會出現沒有用到的無效狀態,當電路上電后有可能陷入這些無效狀態而不能退出,因此,設計的最后一步應檢查電路是否能進人有效狀態,即是否具有自啟動能力。如果不能自啟動,則需修改設計。有些時序電路要求必須從指定的初始狀態開始工作,而不允許從任何其他狀態啟動。這時,應利用觸發器的直接置0、置1功能,在開始工作之前先將電路置為有效狀態。圖6.3.2(a)所示+/cc+uc,為一低電平手動復位信號產生電路,當按鍵開關按下,則產生低電平復位及信reser,按鍵抬起,系統則進人正常工作狀態。圖6.3.2(b)所示為一種上電自動復位電路,它利用電容兩端s電壓不能突變的原理,在上電之初將100kΩ,復位信號reset保持在低電平,將系統預置為初始狀態。隨著電源+ycc通過電阻r對電容c充電,使c兩端電壓圖6.3,2復位電路逐漸升高,經過一段時間之后,reser (a)手動復位電路(b)上電自動復位電路時序邏輯電路.

深圳市唯有度科技有限公司http://wydkj.51dzw.com/