串擾和功耗是當代IC設計中非常難解決的問題，它將要求目前的芯片設計流程為之做出重大的改變，Synopsys公司特征提取和信號完整性研發部總監Li-Pen Yuan最近表示。Yuan在今年4月于美國加州舉行的電子設計流程(EDP-2004)與方法會議上專門對此發表了主題演講。

Yuan表示，“未來設計將產生很多噪音，這一問題覆蓋整個芯片和系統。用以往的分割方法來解決這一問題將變得非常復雜。”

Yuan指出，某些問題能夠通過修補現有設計系統進行解決，這些問題包括熱電流效應和信號電遷移。其它問題(如時序)能夠通過利用更多的信息來解決。但一些問題改變了當前軟件系統的基本前提，如多電源電壓或多模式功率設計。此外，包括串擾和阻性屏蔽在內的一些問題則對設計流程的基本前提發出了挑戰。

由于串擾引入了信號之間的空間相關性，因此串擾問題很難解決。Yuan指出：“以前你只需要考慮邏輯相關性，但如今你必須檢查布線的物理接近問題。”為了解決這一問題，IC設計師必須考慮布線方案、驅動能力、時鐘域和時序窗口，而這導致設計復雜度以指數級飆升。

Yuan還表示，串擾分析需要考慮數字電路的非線性行為，需要具備更多屬性的模型，要求額外的物理和時序約束，以及要求更多地保持樂觀。此外，他還指出，“串擾對分層設計方法也是一個致命的打擊。許多在層次化設計流程中做出的假設現在必須重新修訂。”

沒有一個單獨的步驟或工具能夠解決串擾問題，Yuan強調。一個考慮到串擾的設計流程必須包含布局、全局布線和工程更改單(ECO)。積極的預防和校正措施必須與時序、功耗和面積等指標一起進行綜合考慮。

Yuan表示，電源管理技術使得功率分析進一步復雜化了，該技術的目的是減少動態和泄漏功率。電源管理技術可能包含多種電壓、時鐘門控、以及關斷芯片上的部分電路以節省功率的‘模式’。他強調，目前業界的確需要能進行多模式功率分析的工具。

“電源管理并不是免費午餐，電路功能的多模式控制使得電流分布梯度更為糟糕，并導致更多的感性噪音。”Yuan說。

為了進行電源噪音分析，需要在庫特征化、寄生參數提取、時序分析和動態分析等方面做出一些改變。此外，還需要與電壓相關的時序模型來進行與壓降相關的時序分析。

“為了今后能在90納米及以下時代繼續進行數字設計，我們必須更好地理解電路的模擬行為。”Yuan指出。

不過，Yuan說，EDA工具開發商和用戶需要意識到‘自動化的局限性’，用戶也需要充分利用自己設計知識與工具互動，只有這樣才能增強設計時的自信心。