柵電極和硅襯底之間的功函數差與柵電極和襯底的摻雜有關。對襯底摻雜濃度為1016cm3的N型硅,若電極是鋁電極,典型的功函數差是一0.25V。M0268SJ250工藝上常用重摻雜的多晶硅代替鋁作柵電極,典型的不同電極材料的功函數差和在硅襯底上簡并摻雜的多晶硅的功函數差可在相關文獻上查找到。如果多晶不是簡并摻雜的,功函

數差是多晶中摻雜激活能的函數。

   在多晶柵電極上的耗盡也能影響實際的柵電壓。耗盡量依賴于襯底的摻雜濃度、多晶中的摻雜激活能、氧化層厚度和在柵極施加的電壓。在多晶―氧化層邊界的高摻雜可以抑制耗盡效應,特別是對薄柵介質層。與設計斜坡測試的MOS電容有關的一個潛在問題是由于電壓降和焦耳熱產生的誤差電壓或電流,串聯電阻可能來自測試設備和測試結構本身。在設計一個特別的結構時,有兩個關鍵的問題需要注意:第一個是與串聯電阻有關的最大電壓容差是多少;第二個是怎么計算一個給定結構的串聯電阻。

   多晶的特性也一樣,厚度和電導分別是钅、%時,方塊電阻可寫成

凡=1/(%rp)°蟲口果柵和襯底的金屬化與測試結構是理想相接,加到電容上的柵電壓是‰,流過氧化層的電流假定全部在z軸方向,垂直于氧化層平面,且是均勻的,則可以得到氧化層上的電壓在測試結構中心的電壓降,即 式中,Δ/為氧化層中心部位電壓與結構的邊沿電壓之差,單位為V;凡為流過氧化層的平均隧穿電流,單位為A/cm2;w為電容的寬度,單位為um;弋為襯底的方塊電阻,單位為Ω/□;凡為多晶的方塊電阻,單位為Ω/□。

   當給出了凡和凡的值,在給定的電流密度條件下,設計的電容寬度值有一個最大的誤差值。對于給定的凡和Rp的典型值,結果很大程度上與設計的大電容值有關而不是與小的劃片線結構有關。如果電容的凡和凡值是2Ω/□,當凡=20刀cm2,Δ/的值是0。lV時,則電容的寬度值是″=1000um;如果電容是在一個1000Ω/□的阱中,那么計算出的電容寬度w=280um,表明這種效應對中間尺寸的電容可能有影響。