【處理措施】

   (1)晶振下方表層設置局部地平面,并通過THS4130IDR多個過孔與地層相連。

   (2)將原來布在表層的時鐘線,改為布在第三層(6層板)。

   將修改后的PCB安裝在產品中,再用上述簡易近場探頭測試,測得結果如圖6.109所示。

  【思考與啟示】

   (1)在多層板PCB設計中,建議在晶振下方設置局部地平面。對于兩層板,此方法顯 得更為重要。

   (2)6層以上的多層板表層或底層不允許長距離布時鐘線。最大允許的表層時鐘線長度為時鐘信號波長的1/20。

   (3)晶振和驅動電路的下方及離這些電路300血l的距離內不能布信號線。