現代CM()s邏輯△藝流程的順序如圖3.3所示,工藝參數對應于90nm節點。CMOS邏輯超大規模集成電路的制造通常是在P型硅或絕緣體上硅(SOI)上,直徑為⒛0mm(8″)或300mm(12″)。T藝首先形成淺槽隔離(STI),然后形成Il阱區域(對于PMOS晶體管)和「阱區域(對于NMOS晶體管)并分別對阱區域進行選擇性注人摻雜。 R1EX24128BTAS0G然后為NM(,S和 PMOS晶體管生長柵氧,接下來形成多晶柵層疊。多晶柵層疊圖形化以后形成再氧化,補償和主隔離結構,接著完成NMOS和PMOS的LDD和源/漏注入摻雜。在這之后,沉積一層介質層,通過圖形化,刻蝕和鎢塞(W plug)填充形成接觸孔。至此,NMOS和PMOS晶體管已經形成了,這些工藝步驟通常被稱為前端制程(FEOI')。然后通過單鑲嵌技術形成第一層銅(M1),其他的互連通過雙鑲嵌技術實現。后端制程(BE()I')通過重復雙鑲嵌技術實現多層互連。

    圖3,3中,步驟(a)~步驟(h)用于實現CMOS晶體管,稱為前端制程(FEOI');步驟(i)~步驟(j)用于重復制造多層互聯,稱為后端制程(BEOL)。最頂層的兩層金屬和鋁層被用于制造無源器件和鍵合焊盤,沒有在這里進行介紹。