在儲存器的測試中,BIST設計測試是比較容易達成的。例如,儲存器的掃描圖形(sca n pattcrn)、OB2354AP行進圖形(march pattern)的地址信號產生是規則而且重復的,從0逐一累加到最大地址,或從最大地址逐一遞減到0,在電路的設計上可以用計數器簡單達成。內建儲存器 的%C芯片的測試都會采用這種測試設計(memBIST,MBIST)。

   蔣安平,馮建華,工新安,譯.超大規模集成電路測試――數字、儲存器和混合信號系統。北京:電子工業出版社,⒛05。

   雷紹充,紹志標,梁峰。超大規模集成電路測試。北京:電子I業丨H版社,2008。

   潘中良.系統芯片的設計與測試,北京:科學出版社,2009

   陳力穎,王猛,譯,最新集成電路系統設計、驗證與測試北京:電子I業出版社,2008.

   高成,張棟,王香芬。最新集成電路測試技術川匕京:國防I業出版社2009。