時鐘模塊:選用Ds1302時鐘芯片,實現時鐘功能。簡易邏輯分析儀的系統組成框圖如圖71.22所示。 L6561D013TR

   系統的硬件設計與實現

   數字信號發生器模塊電路的設計與實現:數字信號發生器模塊的具體電路原理如圖7.1.23所示。

   該模塊比較簡單,以AT89C52為核心,外接液晶顯示器與鍵盤。可以直觀地顯示出所預置的邏輯信號序列。由于題日要求該系統的信號接收檢測部分邏輯信號門限電壓可在0.25~4V范圍內按16級變化,所以本模塊內設計了一個邏輯信號門限電壓變換電路,由TLC5618輸出的電壓作為邏輯信號的上拉電壓。TLC5618為12位D/A,其電壓值可在0~4,096V范圍內4096級變化,故完全可以滿足作為信號分析模塊的檢測電路的要求。