XC3064L-8TQG144I 絕緣膠帶和熱縮套管
發布時間:2020/1/7 21:57:33 訪問次數:1064
XC3064L-8TQG144I將去除絕緣層的導線放人拼接管,檢查導線在拼接管內的位置,如圖6-258和圖6-259所示。
拼接管壓接完成后,在拼接管上纏繞兩層絕緣膠帶,第一層絕緣膠帶緊緊地纏繞在拼接管上,確保膠帶末端大于拼接管兩側末端最少0.6~0.85in,膠帶纏繞時最小重疊50%;第一層絕緣膠帶纏繞后,再逆時針緊緊地纏繞第二層絕緣膠帶,第一層膠帶的終點就是第二層的起點,第二層的終點就是第一層起點,膠帶纏繞時最小重疊50%。
選擇合適溫度等級的絕緣膠帶和熱縮套管,確保合金拼接管的最大直徑在熱縮套管的收縮范圍之內。截取合適的熱縮套管長度,熱縮套管伸出拼接管末端最少1.1in。將防護完成的拼接管放置在熱縮套管中心,使用熱縮工具完成熱縮工作。
拼接管在標準線路施工手冊的查找,在維護檢查工作中發現一架波音B737-800飛機駕駛艙P6板上有一根導線出現嚴重損壞,這根導線連接C786跳開關的=L終端到插座D4082oJ的6號孔位,導線長度可以再做一次永久修理,導線標識是o224-24;由于這根導線位于駕駛艙,可千差萬別,但它們仍有共同之處,是一般CPLD器件的結構框圖。其中邏輯塊①就相當于一個GAL器件(見6,7節),CPLD中有多個邏輯塊,這些邏輯塊之間可以使用可編程內部連線實現相互連接。為了增強對I/0的控制能力,提高引腳的適應性,CPLD中還增加了I/o控制塊。每個I/0塊中有若干個I/o單元。
可編程乘積項陣,乘積項陣列有汜個輸入,可以產生而變量的乘積項。一般一個宏單元對應5個乘積項,這樣,在邏輯塊中共有5×屁個乘積項。例如,XC9500系列的邏輯塊中有90個36變量乘積項,MAX7000系列的邏輯塊中有80個36變量乘積項。
乘積項分配和宏單元,不同型號的CPLD器件,乘積項分配和宏單元電路結構也不完全相同,但所要實現的功能大體相似。為XC9500系列的乘積項分配和宏單元電路。圖中S1~S:為可編程數據分配器,M1~M5為可編程數據選擇器。為簡明起見,沒有畫出它們的可編程選擇輸入端。
或下一個宏單元去。這種乘積項的“鏈式”結構,可以實現遠遠多于5個乘積項的與一或式。在XC9500系列CPLD中,理論上可以將90個乘積項組合到一個宏單元中,產生90個乘積項的與一或式,但此時其余17個宏單元將不能使用乘積項了。在Altera公司生產的CPLD中,宏單元中除了有乘積項擴展功能外,還有乘積項共享電路,使得同一個乘積項可以被多個宏單元同時使用。
數據分配器S1~S5中間輸出的乘積項用于特殊功能,這些功能包括作為觸發器FF的置位、復位、時鐘信號,異或門G5的同相/反相輸出控制信號和乘積項輸出使能控制信號PrOE。
或門G4輸出的與一或式送至異或門G5,G5的另一輸入來自數據選擇器M1。通過對M1的編程,可以選擇0、1或另一個乘積項,來控制G4的輸出經G5是否反相,或受另一個乘積項控制。M3可以選擇是直接組合形式輸出還是經過觸發器的寄存器形式輸出,觸發器FF可以被編程為D觸發器或r觸發器,且通過M2和M5可以選擇全局或乘積項置位、復位信號。通過M4也可以在3個全局時鐘和一個乘積項中選擇觸發器的時鐘信號。
宏單元的輸出不僅送至I/0單元,還送到內部可編程連線區,以被其他宏單元使用。
深圳市唯有度科技有限公司http://wydkj.51dzw.com/
XC3064L-8TQG144I將去除絕緣層的導線放人拼接管,檢查導線在拼接管內的位置,如圖6-258和圖6-259所示。
拼接管壓接完成后,在拼接管上纏繞兩層絕緣膠帶,第一層絕緣膠帶緊緊地纏繞在拼接管上,確保膠帶末端大于拼接管兩側末端最少0.6~0.85in,膠帶纏繞時最小重疊50%;第一層絕緣膠帶纏繞后,再逆時針緊緊地纏繞第二層絕緣膠帶,第一層膠帶的終點就是第二層的起點,第二層的終點就是第一層起點,膠帶纏繞時最小重疊50%。
選擇合適溫度等級的絕緣膠帶和熱縮套管,確保合金拼接管的最大直徑在熱縮套管的收縮范圍之內。截取合適的熱縮套管長度,熱縮套管伸出拼接管末端最少1.1in。將防護完成的拼接管放置在熱縮套管中心,使用熱縮工具完成熱縮工作。
拼接管在標準線路施工手冊的查找,在維護檢查工作中發現一架波音B737-800飛機駕駛艙P6板上有一根導線出現嚴重損壞,這根導線連接C786跳開關的=L終端到插座D4082oJ的6號孔位,導線長度可以再做一次永久修理,導線標識是o224-24;由于這根導線位于駕駛艙,可千差萬別,但它們仍有共同之處,是一般CPLD器件的結構框圖。其中邏輯塊①就相當于一個GAL器件(見6,7節),CPLD中有多個邏輯塊,這些邏輯塊之間可以使用可編程內部連線實現相互連接。為了增強對I/0的控制能力,提高引腳的適應性,CPLD中還增加了I/o控制塊。每個I/0塊中有若干個I/o單元。
可編程乘積項陣,乘積項陣列有汜個輸入,可以產生而變量的乘積項。一般一個宏單元對應5個乘積項,這樣,在邏輯塊中共有5×屁個乘積項。例如,XC9500系列的邏輯塊中有90個36變量乘積項,MAX7000系列的邏輯塊中有80個36變量乘積項。
乘積項分配和宏單元,不同型號的CPLD器件,乘積項分配和宏單元電路結構也不完全相同,但所要實現的功能大體相似。為XC9500系列的乘積項分配和宏單元電路。圖中S1~S:為可編程數據分配器,M1~M5為可編程數據選擇器。為簡明起見,沒有畫出它們的可編程選擇輸入端。
或下一個宏單元去。這種乘積項的“鏈式”結構,可以實現遠遠多于5個乘積項的與一或式。在XC9500系列CPLD中,理論上可以將90個乘積項組合到一個宏單元中,產生90個乘積項的與一或式,但此時其余17個宏單元將不能使用乘積項了。在Altera公司生產的CPLD中,宏單元中除了有乘積項擴展功能外,還有乘積項共享電路,使得同一個乘積項可以被多個宏單元同時使用。
數據分配器S1~S5中間輸出的乘積項用于特殊功能,這些功能包括作為觸發器FF的置位、復位、時鐘信號,異或門G5的同相/反相輸出控制信號和乘積項輸出使能控制信號PrOE。
或門G4輸出的與一或式送至異或門G5,G5的另一輸入來自數據選擇器M1。通過對M1的編程,可以選擇0、1或另一個乘積項,來控制G4的輸出經G5是否反相,或受另一個乘積項控制。M3可以選擇是直接組合形式輸出還是經過觸發器的寄存器形式輸出,觸發器FF可以被編程為D觸發器或r觸發器,且通過M2和M5可以選擇全局或乘積項置位、復位信號。通過M4也可以在3個全局時鐘和一個乘積項中選擇觸發器的時鐘信號。
宏單元的輸出不僅送至I/0單元,還送到內部可編程連線區,以被其他宏單元使用。
深圳市唯有度科技有限公司http://wydkj.51dzw.com/