SLD2083CZ寄存器傳輸語言,試說明下列寄存器傳輸語言所描述的功能,如圖10.2.3和10.2.4所示.

rl+⒕←⒕~B

T2+ A(一⒕+B+1

r1+r2(~△+B, C←D∨B

ifr1=1 then(C(-A)else if r2=1 then(c(-B.)

試用寄存器傳輸語言描述題10.2.5所描述的數字系統的傳輸操作。

數字系統設計基礎,注: 水本附錄的參數參考Texas Instruments公司在可聯網站∶提供的集成電路產品數據,以及文獻[3],測量條件為ycc=5Ⅴ,cL=15p「,Td=25℃=74 HC和74HCT的測試頻率為1 MHz.~更詳細的參數、可查閱有關器件的數據手冊。

沐Ⅴ。指帶同類門的扇出數,如果保證CMOS驅動門的高電平輸出為4,9V,74HC和74 HCT的Ⅳ。為20。當允許其高電平輸出降至TTL門的邏輯電平時,Ⅳ。為4000,考慮CⅥ0S門的輸人電容的影響,實際要比此數小,CMOS利丁丁L邏輯閘電路的技術參數Ⅳ輸人和輸出電流.

Altera公司的Quartus Ⅱ軟件主要用于開發該公司的FPGA和CPLD器件,它提供邏輯設計、綜合、布局和布線、仿真驗證、對器件編程等功能,可以替代該公司早期的MAX+Plus Ⅱ軟件。目前Quartus Ⅱ 5.0軟件是該公司2005年推出的最新版本。

安裝Quadus Ⅱ 5.0版本的最低硬件配置為:奔騰Ⅱ400 MHz CPU,512 MB以上系統內存,大于1.2 GB安裝該軟件所需的最小硬盤空間。軟件運行環境為: Windows NT4/2000/XP。

利用開發軟件和編程工具對FPGA和CPLD器件進行設計開發的一般設計流程如圖B.1,1所示,它包括設計準各、輸人設計文件、處理設計文件、功能仿真、時序仿真、器件編程和實際測試等步驟。

設計準備在設計一個數字電路或系統之前,設計者首先根據任務要求,例如系統的功能、復雜度、系統工作速度、成本等因素,選擇合適的設計方案和合適的器件類型,然后采用自頂向下的方法對系統進行劃分,并用適當的方式對系統的邏輯功能進行描述。

圖B.1.1 Quartus Ⅱ軟件開發流程功能仿真,處理設計件時序仿真編程器件,基于Quaus軟件的設計流程,基于Quadus ll軟件的設計流程輸入設計文件編譯.

深圳市唯有度科技有限公司http://wydkj.51dzw.com/