Stratix 10 FPGA還采用EMIB將來自三個不同代工廠的I / O小芯片和HBM連接在一起，這些代工廠使用六個不同的技術節點制造，并封裝在一個封裝中。通過將收發器，I / O和內存與核心結構分離，英特爾可以為每個die選擇晶體管設計。添加對CXL，更快的收發器或以太網的支持，就像換掉那些通過EMIB連接的模塊化磚一樣容易。

使用高級接口總線標準化芯片對芯片的集成，在小芯片可以混合和匹配之前，可重用的IP塊必須知道如何通過標準化接口相互通信。對于Stratix 10 FPGA，英特爾的嵌入式橋接器在其核心結構和每個圖塊之間都帶有高級接口總線（AIB）。

AIB旨在用類似主板通過PCI Express集成元件相似的方式在封裝上實現模塊化集成。盡管PCIe通過很少的電線驅動非常高的速度，AIB利用EMIB的密度來創建一個寬的并行接口，該接口以較低的時鐘速率運行，從而簡化了發送和接收電路，同時仍然實現了非常低的延遲。

http://yushuokj.51dzw.com深圳市裕碩科技有限公司

可以使用高級接口總線通過硅橋或中介層連接封裝上的可重用IP塊，以通過廣泛的并行連接移動數據。

第一代AIB提供2 Gb / s有線信號傳輸，從而使英特爾能夠實現異構集成以及單片SoC一樣的性能。預計將于2021年推出的第二代版本將支持每條導線高達6.4 Gb / s的傳輸速度，凸點間距小至36微米，每位傳輸的功率更低以及與現有AIB實現的向后兼容性。

AIB在封裝方面是不可知的。盡管英特爾使用EMIB來連接，但臺積電的晶圓上晶圓上芯片（CoWoS）技術也可以搭載AIB。

英特爾成為由Linux基金會托管的接口，處理器和系統通用硬件聯盟（CHIPS）聯盟的成員，以貢獻AIB許可證作為開源標準。這個想法是為了鼓勵行業采用，并促進配備AIB的小芯片庫。

Foveros在第三維上提高密度,將SoC分解為可重用的IP塊并將其與高密度橋接器水平集成是Intel計劃利用制造效率并繼續擴展性能的方法之一。根據公司的封裝技術路線圖，下一步要進行的工作涉及使用細間距的微型凸臺將die彼此面對面地堆疊在一起。英特爾稱之為Foveros的這種三維方法可縮短die之間的距離，并使用較少的功率移動數據。英特爾的EMIB技術的額定值為大約0.50 pJ /位，而Foveros的額定值為0.15 pJ /位。

Lakefield是第一款基于Foveros 3D裸片堆疊的產品，在計算裸片（10nm）下包括一個基礎裸片（22FFL），所有這些均由堆疊式封裝內存所構成。

Foveros允許英特爾為其堆棧的每一層選擇最佳的處理技術。Foveros的第一個實現（代號為Lakefield）將處理核心，內存控制和圖形塞入以10nm制造的芯片中。該小芯片位于基本芯片的頂部，該芯片包含您通常在平臺控制器中樞中找到的功能（音頻，存儲，PCIe等），該功能以14nm低功耗工藝制造。

(素材：chinaaet和ttic.如涉版權請聯系刪除）