DL9000采用橫河電機的專利技術ADSE(Advanced Data Stream Engine)，能夠實現GHz帶寬領域的高速信號采集和現實。

在高速采集模式下，采樣內存最大可分割成1600個內存塊，每次波形采集之后的死區時間(Dead Time)最大不超過400ns。即使是4通道同時采樣，每通道的波形采集速度也可高達每秒鐘250萬個波形。

專用集成電路中的一種半定制電路，是可編程的邏輯陣列。FPGA的基本結構包括可編程輸入輸出單元、基本可編程邏輯單元、數字時鐘管理模塊、嵌入式塊RAM、豐富的布線資源、內嵌專用硬核，以及底層內嵌功能單元。

通道6上測量信號的電流探頭和通道5上的RF輸出，我們可以看到電流在周期性下跌。

對該題進行分析副翼調整片組件應在27章。

在臨時修訂記錄中,無記錄信息。

在27章目錄中找到AILERON AND TAB ASSY的條目,得到該組件圖號27-11-2101。

找到27-11-2101圖,進入詳細零件清單,選取位置為LH副翼調整片,核對有效性,得到件號。

在時域中觸發電流，而不是在頻域中觸發RF脈沖。為此，我們將把觸發源變成通道6上的電流探頭，因為我們知道正確操作發生在47mA，所以我們把觸發點設置在43mA，在下降時捕捉信號。我們設置成觸發電流邊沿，而不是脈沖。

觸發設置成捕獲電流下降，以統一采集低電流情況。

把RF下跌原因與示波器關聯起來，在返回SignalVu時，我們現在可以捕捉電流開始下跌的時點。

在觸發低電流情況時，我們在星座圖中一直看到高EVM。