用薄膜轉移技術連接襯底和器件結構
發布時間:2008/6/5 0:00:00 訪問次數:506
用薄膜轉移技術連接襯底和器件結構
絕緣體上外延硅（soi）是用埋層二氧化硅（buried oxide, box）分隔有源的頂層硅和下層的承載硅片的工程襯底的第一個例子。它能滿足主流mosfet的性能要求。已經有許多文獻全面地論述了soi增強部分耗盡器件和全耗盡器件的性能、減小器件的漏電流和功耗并適用于低壓器件結構的能力。
本文將綜述集成電路產業需求驅動下襯底工程學方面的最新發展，并給出光電子、射頻和高功率管理等其他領域的令人感興趣的復合襯底的例子。soitec公司的smart cut層轉移技術使得有可能將增強晶體管性能的特性做在襯底中并將器件結構和復合襯底連接起來。
能夠增強遷移率的襯底
切口旋轉45度的soi——標準（100）硅襯底，切口或者定位面沿<110>方向，電流也沿<110>方向流動。2002年，renesas的matsumoto等人報道將轉移的層（100）旋轉45度可將晶體管方向改變為沿<100>方向。這樣做對nmosfet的性能沒有什么影響，但是能使長寬溝道的p溝器件的載流子遷移率提高16%，窄溝道p型器件中載流子遷移率提高67%。這是因為空穴遷移率沿<100>方向比沿<110>方向受cmos工藝誘生的應力的影響小。
混合晶向soi——要進一步增強p溝器件，可以在標準的（100）襯底上轉移一層（110）硅。2003年ibm的m.yang等人利用這種方法使長溝道的p溝器件中的載流子遷移率增加了70%。但是與上述定位面旋轉45度的soi方法相比，用這種方法后，（110）面上的nmosfet中載流子遷移率降低了35%。為了避免這個問題，他們提出在（110）基體上制作一層（100）層來得到復合soi襯底，并將nmosfet和pmosfet分別制作在（100）硅層和（110）表面上。
絕緣層上外延應變硅——更新的成果顯示，絕緣層上外延應變硅（ssoi）和弛豫的絕緣層上外延鍺硅（sgoi）再生長應變硅能明顯地改進n溝和p溝器件的載流子遷移率和電流驅動能力。改進的幅度與鍺硅中產生應變的鍺的含量有關。這一成果最先由mirai的tagaki等人報道。應變對（110）鍺硅表面的影響也使空穴的遷移率明顯增加。而且根據襯底的結構，p溝和n溝的遷移率都能得到增強。
在完全弛豫的鍺硅（鍺占20%）襯底上生長的應變硅薄膜可以達到1.3-1.5gpa的雙軸應力水平。這能使nmosfet的遷移率增加80%并使電流驅動能力增加40%。如果鍺的濃度增加到40%，在p溝器件中也能獲得相同水平的遷移率增長。
ssoi和sgoi的制造工藝相似，有許多步驟和soi工藝流程中的步驟一樣。ssoi和sgoi的襯底都很堅固；退火試驗顯示采用合適的表面鈍化層后直到1100℃都沒有應變弛豫。2004年freescale半導體的sadaka等人發現45nm sgo in溝器件中遷移率增加了67%，電流驅動能力了增加18%，說明直到45nm也沒有明顯的應變弛豫。對soi控制樣品的晶體管和柵氧化層的可靠性研究給出了類似的結果，并指出下層的鍺硅薄膜不會產生有害的影響。
應變硅soi已經吸引了集成電路產業的注意力。因為它既具有應變硅的優點又避免了制造含鍺的襯底帶來的限制。圖1是ssoi的制造。在減少n型硅片上的缺陷和smart cut工藝研發方面的最新進展保證了應變薄膜厚度從10nm至40nm的ssoi襯底的生產。在產生的不同厚度的ssoi上，都能夠產生應變。對絕緣層上40nm厚的應變硅層做宏觀拉曼測試（10cm×10cm）顯示整個硅片的平均應變水平為1.55gpa，1σ 均勻性為±0.065gpa。圖2顯示了1100℃退火前后的微觀拉曼測試結果。
目前，正在研發應變硅薄膜厚至70nm、用于部分耗盡器件結構的ssoi。6月的vlsi技術討論會上freescale的thean等人發表的關于部分耗盡器件和sram的最新結果突現了超臨界厚度ssoi襯底在最優化nmosfet性能方面的優點。這份報告特別強調了即使晶體管小至40nm，應變硅仍是主流。
圖1. a）雙層轉移 和b）鍺硅選擇性去除后ssoi的tem微結構像。
圖2. 在50μm×50μm范圍內掃描的紫外微觀拉曼測試（364nm）結果：a）ssoi完成后，b）氧化并在1100℃退火后。平均應變分別為1.20 gpa和1.28gpa。
絕緣體上外延鍺——geoi是增強遷移率的襯底中最新的發展方向，并在高性能cmos集成電路以及光探測器和太陽能電池方面受人關注。n型鍺硅片可以是在硅襯底或者鍺體硅片上外延生長鍺層。n型鍺的外延方法可以方便的延伸至300nm，但可能會有大量的晶體缺陷。因為典型的為硅研發的清洗試劑會腐蝕鍺表面使它變粗糙，所以制造鍺表面是一項艱巨的任務。
先進的熱導襯底——二氧化硅是熱的不良導體。提高埋層介質材料的熱導率能使晶體管自加熱效應減弱50%以上，因而能使n溝和p溝的載流子遷移率提高50%以上。
2004年國際soi會議上cristoloveanu的小組的模擬研究顯示將埋層二氧化硅厚度從200nm減到20nm可以使soi的熱導率增加為原來的3倍。如果用碳代替埋層二氧化硅，可以期望至少4倍的增長。
在射頻和光電子領域中的應用
除了微電子，薄膜轉移技術使得為各種應用設計新型襯底成為可能。一個例子是雙soi在光學上的應用。這
絕緣體上外延硅（soi）是用埋層二氧化硅（buried oxide, box）分隔有源的頂層硅和下層的承載硅片的工程襯底的第一個例子。它能滿足主流mosfet的性能要求。已經有許多文獻全面地論述了soi增強部分耗盡器件和全耗盡器件的性能、減小器件的漏電流和功耗并適用于低壓器件結構的能力。
本文將綜述集成電路產業需求驅動下襯底工程學方面的最新發展，并給出光電子、射頻和高功率管理等其他領域的令人感興趣的復合襯底的例子。soitec公司的smart cut層轉移技術使得有可能將增強晶體管性能的特性做在襯底中并將器件結構和復合襯底連接起來。
能夠增強遷移率的襯底
切口旋轉45度的soi——標準（100）硅襯底，切口或者定位面沿<110>方向，電流也沿<110>方向流動。2002年，renesas的matsumoto等人報道將轉移的層（100）旋轉45度可將晶體管方向改變為沿<100>方向。這樣做對nmosfet的性能沒有什么影響，但是能使長寬溝道的p溝器件的載流子遷移率提高16%，窄溝道p型器件中載流子遷移率提高67%。這是因為空穴遷移率沿<100>方向比沿<110>方向受cmos工藝誘生的應力的影響小。
混合晶向soi——要進一步增強p溝器件，可以在標準的（100）襯底上轉移一層（110）硅。2003年ibm的m.yang等人利用這種方法使長溝道的p溝器件中的載流子遷移率增加了70%。但是與上述定位面旋轉45度的soi方法相比，用這種方法后，（110）面上的nmosfet中載流子遷移率降低了35%。為了避免這個問題，他們提出在（110）基體上制作一層（100）層來得到復合soi襯底，并將nmosfet和pmosfet分別制作在（100）硅層和（110）表面上。
絕緣層上外延應變硅——更新的成果顯示，絕緣層上外延應變硅（ssoi）和弛豫的絕緣層上外延鍺硅（sgoi）再生長應變硅能明顯地改進n溝和p溝器件的載流子遷移率和電流驅動能力。改進的幅度與鍺硅中產生應變的鍺的含量有關。這一成果最先由mirai的tagaki等人報道。應變對（110）鍺硅表面的影響也使空穴的遷移率明顯增加。而且根據襯底的結構，p溝和n溝的遷移率都能得到增強。
在完全弛豫的鍺硅（鍺占20%）襯底上生長的應變硅薄膜可以達到1.3-1.5gpa的雙軸應力水平。這能使nmosfet的遷移率增加80%并使電流驅動能力增加40%。如果鍺的濃度增加到40%，在p溝器件中也能獲得相同水平的遷移率增長。
ssoi和sgoi的制造工藝相似，有許多步驟和soi工藝流程中的步驟一樣。ssoi和sgoi的襯底都很堅固；退火試驗顯示采用合適的表面鈍化層后直到1100℃都沒有應變弛豫。2004年freescale半導體的sadaka等人發現45nm sgo in溝器件中遷移率增加了67%，電流驅動能力了增加18%，說明直到45nm也沒有明顯的應變弛豫。對soi控制樣品的晶體管和柵氧化層的可靠性研究給出了類似的結果，并指出下層的鍺硅薄膜不會產生有害的影響。
應變硅soi已經吸引了集成電路產業的注意力。因為它既具有應變硅的優點又避免了制造含鍺的襯底帶來的限制。圖1是ssoi的制造。在減少n型硅片上的缺陷和smart cut工藝研發方面的最新進展保證了應變薄膜厚度從10nm至40nm的ssoi襯底的生產。在產生的不同厚度的ssoi上，都能夠產生應變。對絕緣層上40nm厚的應變硅層做宏觀拉曼測試（10cm×10cm）顯示整個硅片的平均應變水平為1.55gpa，1σ 均勻性為±0.065gpa。圖2顯示了1100℃退火前后的微觀拉曼測試結果。
目前，正在研發應變硅薄膜厚至70nm、用于部分耗盡器件結構的ssoi。6月的vlsi技術討論會上freescale的thean等人發表的關于部分耗盡器件和sram的最新結果突現了超臨界厚度ssoi襯底在最優化nmosfet性能方面的優點。這份報告特別強調了即使晶體管小至40nm，應變硅仍是主流。
圖1. a）雙層轉移 和b）鍺硅選擇性去除后ssoi的tem微結構像。
圖2. 在50μm×50μm范圍內掃描的紫外微觀拉曼測試（364nm）結果：a）ssoi完成后，b）氧化并在1100℃退火后。平均應變分別為1.20 gpa和1.28gpa。
絕緣體上外延鍺——geoi是增強遷移率的襯底中最新的發展方向，并在高性能cmos集成電路以及光探測器和太陽能電池方面受人關注。n型鍺硅片可以是在硅襯底或者鍺體硅片上外延生長鍺層。n型鍺的外延方法可以方便的延伸至300nm，但可能會有大量的晶體缺陷。因為典型的為硅研發的清洗試劑會腐蝕鍺表面使它變粗糙，所以制造鍺表面是一項艱巨的任務。
先進的熱導襯底——二氧化硅是熱的不良導體。提高埋層介質材料的熱導率能使晶體管自加熱效應減弱50%以上，因而能使n溝和p溝的載流子遷移率提高50%以上。
2004年國際soi會議上cristoloveanu的小組的模擬研究顯示將埋層二氧化硅厚度從200nm減到20nm可以使soi的熱導率增加為原來的3倍。如果用碳代替埋層二氧化硅，可以期望至少4倍的增長。
在射頻和光電子領域中的應用
除了微電子，薄膜轉移技術使得為各種應用設計新型襯底成為可能。一個例子是雙soi在光學上的應用。這
用薄膜轉移技術連接襯底和器件結構
絕緣體上外延硅（soi）是用埋層二氧化硅（buried oxide, box）分隔有源的頂層硅和下層的承載硅片的工程襯底的第一個例子。它能滿足主流mosfet的性能要求。已經有許多文獻全面地論述了soi增強部分耗盡器件和全耗盡器件的性能、減小器件的漏電流和功耗并適用于低壓器件結構的能力。
本文將綜述集成電路產業需求驅動下襯底工程學方面的最新發展，并給出光電子、射頻和高功率管理等其他領域的令人感興趣的復合襯底的例子。soitec公司的smart cut層轉移技術使得有可能將增強晶體管性能的特性做在襯底中并將器件結構和復合襯底連接起來。
能夠增強遷移率的襯底
切口旋轉45度的soi——標準（100）硅襯底，切口或者定位面沿<110>方向，電流也沿<110>方向流動。2002年，renesas的matsumoto等人報道將轉移的層（100）旋轉45度可將晶體管方向改變為沿<100>方向。這樣做對nmosfet的性能沒有什么影響，但是能使長寬溝道的p溝器件的載流子遷移率提高16%，窄溝道p型器件中載流子遷移率提高67%。這是因為空穴遷移率沿<100>方向比沿<110>方向受cmos工藝誘生的應力的影響小。
混合晶向soi——要進一步增強p溝器件，可以在標準的（100）襯底上轉移一層（110）硅。2003年ibm的m.yang等人利用這種方法使長溝道的p溝器件中的載流子遷移率增加了70%。但是與上述定位面旋轉45度的soi方法相比，用這種方法后，（110）面上的nmosfet中載流子遷移率降低了35%。為了避免這個問題，他們提出在（110）基體上制作一層（100）層來得到復合soi襯底，并將nmosfet和pmosfet分別制作在（100）硅層和（110）表面上。
絕緣層上外延應變硅——更新的成果顯示，絕緣層上外延應變硅（ssoi）和弛豫的絕緣層上外延鍺硅（sgoi）再生長應變硅能明顯地改進n溝和p溝器件的載流子遷移率和電流驅動能力。改進的幅度與鍺硅中產生應變的鍺的含量有關。這一成果最先由mirai的tagaki等人報道。應變對（110）鍺硅表面的影響也使空穴的遷移率明顯增加。而且根據襯底的結構，p溝和n溝的遷移率都能得到增強。
在完全弛豫的鍺硅（鍺占20%）襯底上生長的應變硅薄膜可以達到1.3-1.5gpa的雙軸應力水平。這能使nmosfet的遷移率增加80%并使電流驅動能力增加40%。如果鍺的濃度增加到40%，在p溝器件中也能獲得相同水平的遷移率增長。
ssoi和sgoi的制造工藝相似，有許多步驟和soi工藝流程中的步驟一樣。ssoi和sgoi的襯底都很堅固；退火試驗顯示采用合適的表面鈍化層后直到1100℃都沒有應變弛豫。2004年freescale半導體的sadaka等人發現45nm sgo in溝器件中遷移率增加了67%，電流驅動能力了增加18%，說明直到45nm也沒有明顯的應變弛豫。對soi控制樣品的晶體管和柵氧化層的可靠性研究給出了類似的結果，并指出下層的鍺硅薄膜不會產生有害的影響。
應變硅soi已經吸引了集成電路產業的注意力。因為它既具有應變硅的優點又避免了制造含鍺的襯底帶來的限制。圖1是ssoi的制造。在減少n型硅片上的缺陷和smart cut工藝研發方面的最新進展保證了應變薄膜厚度從10nm至40nm的ssoi襯底的生產。在產生的不同厚度的ssoi上，都能夠產生應變。對絕緣層上40nm厚的應變硅層做宏觀拉曼測試（10cm×10cm）顯示整個硅片的平均應變水平為1.55gpa，1σ 均勻性為±0.065gpa。圖2顯示了1100℃退火前后的微觀拉曼測試結果。
目前，正在研發應變硅薄膜厚至70nm、用于部分耗盡器件結構的ssoi。6月的vlsi技術討論會上freescale的thean等人發表的關于部分耗盡器件和sram的最新結果突現了超臨界厚度ssoi襯底在最優化nmosfet性能方面的優點。這份報告特別強調了即使晶體管小至40nm，應變硅仍是主流。
圖1. a）雙層轉移 和b）鍺硅選擇性去除后ssoi的tem微結構像。
圖2. 在50μm×50μm范圍內掃描的紫外微觀拉曼測試（364nm）結果：a）ssoi完成后，b）氧化并在1100℃退火后。平均應變分別為1.20 gpa和1.28gpa。
絕緣體上外延鍺——geoi是增強遷移率的襯底中最新的發展方向，并在高性能cmos集成電路以及光探測器和太陽能電池方面受人關注。n型鍺硅片可以是在硅襯底或者鍺體硅片上外延生長鍺層。n型鍺的外延方法可以方便的延伸至300nm，但可能會有大量的晶體缺陷。因為典型的為硅研發的清洗試劑會腐蝕鍺表面使它變粗糙，所以制造鍺表面是一項艱巨的任務。
先進的熱導襯底——二氧化硅是熱的不良導體。提高埋層介質材料的熱導率能使晶體管自加熱效應減弱50%以上，因而能使n溝和p溝的載流子遷移率提高50%以上。
2004年國際soi會議上cristoloveanu的小組的模擬研究顯示將埋層二氧化硅厚度從200nm減到20nm可以使soi的熱導率增加為原來的3倍。如果用碳代替埋層二氧化硅，可以期望至少4倍的增長。
在射頻和光電子領域中的應用
除了微電子，薄膜轉移技術使得為各種應用設計新型襯底成為可能。一個例子是雙soi在光學上的應用。這
絕緣體上外延硅（soi）是用埋層二氧化硅（buried oxide, box）分隔有源的頂層硅和下層的承載硅片的工程襯底的第一個例子。它能滿足主流mosfet的性能要求。已經有許多文獻全面地論述了soi增強部分耗盡器件和全耗盡器件的性能、減小器件的漏電流和功耗并適用于低壓器件結構的能力。
本文將綜述集成電路產業需求驅動下襯底工程學方面的最新發展，并給出光電子、射頻和高功率管理等其他領域的令人感興趣的復合襯底的例子。soitec公司的smart cut層轉移技術使得有可能將增強晶體管性能的特性做在襯底中并將器件結構和復合襯底連接起來。
能夠增強遷移率的襯底
切口旋轉45度的soi——標準（100）硅襯底，切口或者定位面沿<110>方向，電流也沿<110>方向流動。2002年，renesas的matsumoto等人報道將轉移的層（100）旋轉45度可將晶體管方向改變為沿<100>方向。這樣做對nmosfet的性能沒有什么影響，但是能使長寬溝道的p溝器件的載流子遷移率提高16%，窄溝道p型器件中載流子遷移率提高67%。這是因為空穴遷移率沿<100>方向比沿<110>方向受cmos工藝誘生的應力的影響小。
混合晶向soi——要進一步增強p溝器件，可以在標準的（100）襯底上轉移一層（110）硅。2003年ibm的m.yang等人利用這種方法使長溝道的p溝器件中的載流子遷移率增加了70%。但是與上述定位面旋轉45度的soi方法相比，用這種方法后，（110）面上的nmosfet中載流子遷移率降低了35%。為了避免這個問題，他們提出在（110）基體上制作一層（100）層來得到復合soi襯底，并將nmosfet和pmosfet分別制作在（100）硅層和（110）表面上。
絕緣層上外延應變硅——更新的成果顯示，絕緣層上外延應變硅（ssoi）和弛豫的絕緣層上外延鍺硅（sgoi）再生長應變硅能明顯地改進n溝和p溝器件的載流子遷移率和電流驅動能力。改進的幅度與鍺硅中產生應變的鍺的含量有關。這一成果最先由mirai的tagaki等人報道。應變對（110）鍺硅表面的影響也使空穴的遷移率明顯增加。而且根據襯底的結構，p溝和n溝的遷移率都能得到增強。
在完全弛豫的鍺硅（鍺占20%）襯底上生長的應變硅薄膜可以達到1.3-1.5gpa的雙軸應力水平。這能使nmosfet的遷移率增加80%并使電流驅動能力增加40%。如果鍺的濃度增加到40%，在p溝器件中也能獲得相同水平的遷移率增長。
ssoi和sgoi的制造工藝相似，有許多步驟和soi工藝流程中的步驟一樣。ssoi和sgoi的襯底都很堅固；退火試驗顯示采用合適的表面鈍化層后直到1100℃都沒有應變弛豫。2004年freescale半導體的sadaka等人發現45nm sgo in溝器件中遷移率增加了67%，電流驅動能力了增加18%，說明直到45nm也沒有明顯的應變弛豫。對soi控制樣品的晶體管和柵氧化層的可靠性研究給出了類似的結果，并指出下層的鍺硅薄膜不會產生有害的影響。
應變硅soi已經吸引了集成電路產業的注意力。因為它既具有應變硅的優點又避免了制造含鍺的襯底帶來的限制。圖1是ssoi的制造。在減少n型硅片上的缺陷和smart cut工藝研發方面的最新進展保證了應變薄膜厚度從10nm至40nm的ssoi襯底的生產。在產生的不同厚度的ssoi上，都能夠產生應變。對絕緣層上40nm厚的應變硅層做宏觀拉曼測試（10cm×10cm）顯示整個硅片的平均應變水平為1.55gpa，1σ 均勻性為±0.065gpa。圖2顯示了1100℃退火前后的微觀拉曼測試結果。
目前，正在研發應變硅薄膜厚至70nm、用于部分耗盡器件結構的ssoi。6月的vlsi技術討論會上freescale的thean等人發表的關于部分耗盡器件和sram的最新結果突現了超臨界厚度ssoi襯底在最優化nmosfet性能方面的優點。這份報告特別強調了即使晶體管小至40nm，應變硅仍是主流。
圖1. a）雙層轉移 和b）鍺硅選擇性去除后ssoi的tem微結構像。
圖2. 在50μm×50μm范圍內掃描的紫外微觀拉曼測試（364nm）結果：a）ssoi完成后，b）氧化并在1100℃退火后。平均應變分別為1.20 gpa和1.28gpa。
絕緣體上外延鍺——geoi是增強遷移率的襯底中最新的發展方向，并在高性能cmos集成電路以及光探測器和太陽能電池方面受人關注。n型鍺硅片可以是在硅襯底或者鍺體硅片上外延生長鍺層。n型鍺的外延方法可以方便的延伸至300nm，但可能會有大量的晶體缺陷。因為典型的為硅研發的清洗試劑會腐蝕鍺表面使它變粗糙，所以制造鍺表面是一項艱巨的任務。
先進的熱導襯底——二氧化硅是熱的不良導體。提高埋層介質材料的熱導率能使晶體管自加熱效應減弱50%以上，因而能使n溝和p溝的載流子遷移率提高50%以上。
2004年國際soi會議上cristoloveanu的小組的模擬研究顯示將埋層二氧化硅厚度從200nm減到20nm可以使soi的熱導率增加為原來的3倍。如果用碳代替埋層二氧化硅，可以期望至少4倍的增長。
在射頻和光電子領域中的應用
除了微電子，薄膜轉移技術使得為各種應用設計新型襯底成為可能。一個例子是雙soi在光學上的應用。這
相關技術資料- 12-3eMMC 和 SD 卡主控芯片技術結構參數應用詳情
- 12-3Light Seal內嵌觸控傳感器參數封裝應用
- 12-3驍龍XR2+Gen2芯片結構技術參數設計
- 12-3業界最新AI芯片：Trainium2
- 12-3機械繼電器和固態繼電器的優缺點及區別
- 12-3固態繼電器（Solid State Relay，SSR）應用前景探
- 12-2全新第三代人工神經網絡技術參數與應用
- 12-2CMOS有源像素型固態圖像傳感器
- 12-2第四代低功耗藍牙芯片KW 47應用詳解
- 12-2集成兩路600V半橋高壓MOS驅動器
- 12-2功率驅動芯片（Power Driver ICs）
- 12-2首款車規級UWB芯片結構技術設計參數研究
- 相關IC型號
公網安備44030402000607
