sdram具有模式寄存器，通過該模式寄存器，可以切換sdram的操作模式。模式寄存器的設置如圖1所示，可以說不是通過改變數據而是通過改變地址進行操作的。

　　圖1 sdram的模式寄存器存取操作

　　（1）opcode（操作代碼：ba0／ba1、a8～a12）

　　這是寫人模式的設置。

　　·burst read and burst wrlte（突發讀與突發寫）

　　寫操作時進行突發傳輸，起始地址是寫操作開始時的列地址突發傳輸的字數是由突發長度（bl：a0～a2）指定的大小。

　　·burst read and single wrlte（突發讀與單一寫）

　　寫操作時不進行突發傳輸，只能是相當于一個字的寫操作。

　　（2）lmode（cas延遲時間設定：a4～a6）

　　異步dram的情況下，從ras及oas有效到數據輸出所需要的時間是規定以ns為單位。而在同步dram的情況下，是通過第幾個時鐘指定是否輸出的。

　　雖然cas延遲時間（cl）越小理所當然存取速度就越快，但由于與dram內部的操作關聯，因而不能隨便縮短cas延遲時間。在判斷以多少mhz操作以及cas延遲時間取多大的值合適等問題時，需要查閱數據手冊。

　　例如，hm5225165btt-75的時鐘頻率最高可為133mhz，但以133mhz操作時的oas延遲時間為3；而以100mhz進行操作時的cas延遲時間為2。

　　當以100mhz使之操作時，在發出讀指令后的第2個時鐘（20ns后）提取數據。而以133mhz進行操作時，由于將在第3個時鐘（約22.6ns后）確定數據，因而如果只考慮單一的讀操作傳輸速度，那么以100mhz進行操作的情況比較有利。事實上，利用突發傳輸的情況是非常普遍的，存在反常現象的情況只限于此。例如，傳輸4字時，由于從第2個字后是每隔一個時鐘輸出的，因此需要cas延遲時間＋3個時鐘的時間。

　　當以100mhz進行操作、cas延遲時間為2時，存取速度為50ns，而當以133mhz進行操作、cas延遲時間為3時，存取速度約為45ns，因而133mhz的操作速度快了將近10％。

　　（3）bt（突發類型：a3）

　　同步dram與管道突發式sram等相同，具有對應連續存取主機某一連續區域的突發傳輸的操作模式。由該引腳指定突發操作的順序（突發順序）是線性突發順序還是交叉存取突發順序。

　　突發傳輸時，主機只需要提供所存取的起始地址，以后的地址將由同步dram端自動生成。

　　突發傳輸中低位地址如何變化的總結如圖2所示。最具代表性的x86系列的奔騰處理器采用的是交叉存取突發順序，而其他處理器一般都是以線性突發順序進行操作的。

　　圖2 突發順序

　　（4）bl（突發長度：a0～a2）

　　該引腳設定在突發傳輸操作中進行多少字的傳輸，hm5225165如圖所示，可以從1，2，4，8中進行選擇。在目前個人計算機所使用的cpu中，突發長度一般為4字。

　　歡迎轉載，信息來源維庫電子市場網（www.dzsc.com）