由于電源電壓比FET的VG。大很多，所以差動放大電路部分的設計中按照VG=0來計算各部分的電流。由于希望設定各FET的源極電流為ImA（低于所使用的JFET的ID。。的適當值），所以確定在源極電阻R。的值時應使流過R。的電流為2mA(=l mA×2)。如果認為VG=0，那么R。上的電壓降為15V，所以Rs一15V／2mV=7.5kC1。
    設定漏極電阻的值時，大約使漏極電流產生的電壓降為幾伏就可以（如果這個電壓降過大，將會使大信號受到限制；反之如果過小，將會超過次級的OP放大器的輸入電壓范圍）。圖3.38的電路中，設定漏極電阻值為4.7k0,，所以漏極電阻上的電壓降為4.7V，
    如果將具有電壓增益的電路追加到OP放大器上，全部施加負反饋，電路的穩定性將變壞，有時甚至會產生振蕩。OP放大器內部設計的相位補償電路——為了防止產生振蕩、調整電路內部信號的電路是為了在單獨使用OP放大器的情況下維持電路工作穩定的，所以如果再從外部追加提高電壓增益的電路將會導致電路的工作不穩定。
    因此，由于追加了電壓放大電路，就必須追加相位補償電路，以確保電路的穩定性。