柵極接地電路的設計
發布時間:2012/5/24 19:55:47 訪問次數:737
圖6.1電路的設計指標如下表所示。為了便于對電路B0505S-1W本身的性能進行比較，這些指標與第3章源極接地放大電路的設計指標相同。
電源電壓與FET的選擇
與源極接地電路相同，電源電壓取值應該比最大輸出電壓十源極電阻（本電路中是RS+R3）上的電壓降(最低1～2V)之和大。在這個電路中還要加上OP放大器的電源電壓，所以取V DD =15V。
為了便于分析源極接地與柵極接地電路結構的性能差別，FET也選用與源極接地電路相同的N溝JFET 2SK184GR。
柵極接地電路中選擇FET的基準也與源極接地電路相同：柵極一漏極間電壓的最大額定值V GDS高于電源電壓(在本電路中VGDs>VDD =15V)，漏極飽和電流IDSS要比電路中設定的漏極電流大(關于漏極電流，在選定FET后可以設定低于IDSS)。當然，使用MOSFET時就沒有必要考慮IDSS了。
電源電壓與FET的選擇
與源極接地電路相同，電源電壓取值應該比最大輸出電壓十源極電阻（本電路中是RS+R3）上的電壓降(最低1～2V)之和大。在這個電路中還要加上OP放大器的電源電壓，所以取V DD =15V。
為了便于分析源極接地與柵極接地電路結構的性能差別，FET也選用與源極接地電路相同的N溝JFET 2SK184GR。
柵極接地電路中選擇FET的基準也與源極接地電路相同：柵極一漏極間電壓的最大額定值V GDS高于電源電壓(在本電路中VGDs>VDD =15V)，漏極飽和電流IDSS要比電路中設定的漏極電流大(關于漏極電流，在選定FET后可以設定低于IDSS)。當然，使用MOSFET時就沒有必要考慮IDSS了。
圖6.1電路的設計指標如下表所示。為了便于對電路B0505S-1W本身的性能進行比較，這些指標與第3章源極接地放大電路的設計指標相同。
電源電壓與FET的選擇
與源極接地電路相同，電源電壓取值應該比最大輸出電壓十源極電阻（本電路中是RS+R3）上的電壓降(最低1～2V)之和大。在這個電路中還要加上OP放大器的電源電壓，所以取V DD =15V。
為了便于分析源極接地與柵極接地電路結構的性能差別，FET也選用與源極接地電路相同的N溝JFET 2SK184GR。
柵極接地電路中選擇FET的基準也與源極接地電路相同：柵極一漏極間電壓的最大額定值V GDS高于電源電壓(在本電路中VGDs>VDD =15V)，漏極飽和電流IDSS要比電路中設定的漏極電流大(關于漏極電流，在選定FET后可以設定低于IDSS)。當然，使用MOSFET時就沒有必要考慮IDSS了。
電源電壓與FET的選擇
與源極接地電路相同，電源電壓取值應該比最大輸出電壓十源極電阻（本電路中是RS+R3）上的電壓降(最低1～2V)之和大。在這個電路中還要加上OP放大器的電源電壓，所以取V DD =15V。
為了便于分析源極接地與柵極接地電路結構的性能差別，FET也選用與源極接地電路相同的N溝JFET 2SK184GR。
柵極接地電路中選擇FET的基準也與源極接地電路相同：柵極一漏極間電壓的最大額定值V GDS高于電源電壓(在本電路中VGDs>VDD =15V)，漏極飽和電流IDSS要比電路中設定的漏極電流大(關于漏極電流，在選定FET后可以設定低于IDSS)。當然，使用MOSFET時就沒有必要考慮IDSS了。
上一篇：源極波形與漏極波形同相
上一篇：柵極接地電路的設計
相關IC型號- B0505S-1W
- B0505LS-1W
熱門點擊
- 推挽型射極跟隨器
- 使用PNP晶體管的射極跟隨器
- 使用恒流負載的射極跟隨器
- 引線鍵合失效
- 聲表面波器件的特點和可靠性要求
- 頻率特性與群延遲特性
- 外殼結構設計
- BiMOS集成電路
- 消除寄生效應的版圖設計技術
- 鈍化層質量對器件可靠性的影響
推薦技術資料
- 泰克新發布的DSA830
- 泰克新發布的DSA8300在一臺儀器中同時實現時域和頻域分析，DS... [詳細]
公網安備44030402000607
