K4B4G0846E-BMMA K4B4G0846E-BYMA

K4B4G0846E-BMMA K4B4G0846E-BYMA4Gb DDR3L SDRAM

1Gx4 K4B4G0446E-BYK0 - 78 FBGA

512Mx8 K4B4G0846E-BYK0 K4B4G0846E-BYMA 78 FBGA

512Mx8 K4B4G0846E-BMK0 K4B4G0846E-BMMA 78 FBGA

• JEDEC standard 1.35V(1.28V~1.45V) & 1.5V(1.425V~1.575V)
• VDDQ = 1.35V(1.28V~1.45V) & 1.5V(1.425V~1.575V)
• 400 MHz fCK for 800Mb/sec/pin, 533MHz fCK for 1066Mb/sec/pin,
667MHz fCK for 1333Mb/sec/pin, 800MHz fCK for 1600Mb/sec/pin,
933MHz fCK for 1866Mb/sec/pin

4Gb DDR3 SDRAM E-die結構為128Mbit x 4個I/ o x 8個bank，
64Mbit × 8 I/ o × 8bank設備。該同步裝置達到高
速度雙數據速率傳輸速率高達1866Mb/秒/引腳(DDR3-)
1866年)作一般用途。
該芯片設計符合以下關鍵DDR3 SDRAM功能功能，如貼附CAS，可編程CWL，內部(自)校準，
使用ODT引腳和異步復位的芯片終止。
所有的控制和地址輸入與一對外部最終提供的差分時鐘同步。輸入鎖存于不同時鐘的交叉點(CK上升和CK下降)。所有的I/ o都同步到a
一對雙向頻閃燈(DQS和DQS)在一個源同步閃光燈離子。地址總線用于傳遞行、列和銀行地址
RAS/CAS多路復用方式的信息。DDR3設備運行
帶單路1.35V(1.28V~1.45V)和1.5V(1.425V~1.575V)電源
1.35V(1.28V~1.45V)和1.5V(1.425V~1.575V) VDDQ。
4Gb DDR3 E-die器件提供78ball FBGAs(x4/x8)。