MT41K512M8DA-107 IT:P MT41K512M8DA-107:P

DDR3L SDRAM
MT41K1G4 – 128 Meg x 4 x 8 banks
MT41K512M8 – 64 Meg x 8 x 8 banks
MT41K256M16 – 32 Meg x 16 x 8 banks

MT41K512M8DA-107 IT:P MT41K512M8DA-107:P描述
DDR3L SDRAM (1.35V)是低電壓版本
Ddr3 (1.5v) sdram。參考DDR3 (1.5V) SDRAM
(Die Rev:E)數據表規格時磨合
1.5V兼容模式。
– 1 Gig x 4 1G4
– 512 Meg x 8 512M8
– 256 Meg x 16 256M16
• FBGA package (Pb-free) – x4, x8
– 78-ball (9mm x 10.5mm) Rev. E RH
– 78-ball (7.5mm x 10.6mm) Rev. N RG
– 78-ball (8mm x 10.5mm) Rev. P DA
• FBGA package (Pb-free) – x16
– 96-ball (9mm x 14mm) Rev. E HA
– 96-ball (7.5mm x 13.5mm) Rev. N LY
– 96-ball (8mm x 14mm) Rev. P TW
功能描述
DDR3 SDRAM采用雙數據速率架構，實現高速運行。
雙數據速率體系結構是一種8n預取體系結構，其接口de簽名用于在I/O引腳上每個時鐘周期傳輸兩個數據字。一次讀或寫
DDR3 SDRAM的操作有效地由內部DRAM核心的單個8n位寬，四個時鐘周期數據傳輸和I/O引腳的八個相應的n位寬，一個半時鐘周期數據傳輸組成。
差分數據頻閃(DQS, DQS#)與數據一起對外傳輸
用于DDR3 SDRAM輸入接收器的數據捕獲。DQS與數據居中對齊
對于寫道。讀取的數據由DDR3 SDRAM傳輸，并沿邊緣對齊
數據用閃光燈。