電容值大小對電源去耦效果的影響

   【現象描述】

   時鐘驅動芯片××38",很多數字電路硬件開發工程師都很熟悉,就是這個東西(本案例中是3.3Ⅴ供電),M25P28V6G在某一設備的電路上工作時,發現其電源引腳上用示波器測試到的波形如圖5.11所示。

   從圖5.11中可以看出,波形的峰一峰值為1,8Ⅴ,頻率接近100MHz,顯然不符合電源質量的要求(通常要求為5%)。電源噪聲苜接影響著電源平面和地平面的完整性,對所在系統的共模輻射也有很大的影響。PCB上信號的共模輻射模型如圖5.12所示。從高頻角度考慮,參考平面(包括地平面和電源平于回流導體,可能有任何頻率大小的電壓。這個于差模電流JDM在印制線下面的參考平面上會產

模電壓降%M,如圖5.⒓所示。這個電壓激勵大構,產生共模電流幾M。例如,通過低阻抗連接面的電纜屏蔽層上的共模電流。