有效的容性去耦是通過在PCB上適當放置電容來實現的。隨意放置或過度使用電容是對材料的浪費。有時戰略性地放幾個電容將起到很好的去耦效果。M25P20-VMN6TPB在實際的應用中,兩個電容并聯使用能提供更寬的抑制帶寬。這兩個并聯電容必須有不同的數量級(如0.1uF和0.001uF)或容值相差100倍的關系,以達到最佳的效果。

   圖5.9顯示了0.1uF和100pF兩個去耦電容單獨使用和并聯使用的曲線。0,1uF電容的自諧振頻率為14.Ss MHz,100pF電容的自諧振頻率是148,5MHz。在110MHz上,因為并聯電容的結合阻抗有一個很大的上升,0.1uF電容變成了感性的,而100pF的電容仍為容性。在這個頻率范圍內存在一個并聯諧振LC電路。在諧振時既有電感也有電容,因此,會有一個反共振頻率點,在這些諧振點周圍,并聯電容表現的阻抗要大于它 們單個使用時的阻抗,如果在這個點附近一定要滿足EMI要求,這將是個風險。

   可見,為了去除帶寬較寬的噪聲,常用的方法是在靠近電源引腳的地方放置兩個并聯電容(如0.1uF和0。∞1uF)。如果在PCB布局中使用并聯電容去耦,一定要保證電容值相差兩個數量級或1∞倍。并聯電容的`總容值不是主要的,重要的因素是由并聯電容產生的并聯阻抗。為了優化并聯去耦的效果和允許使用單個電容,需要減小電容內的引線電感。在電容裝到PCB上時會有一定值的布線電感存在。這個線長包括連接電容到平面的過孔的長度。單個或并聯去耦電容的引線越短,去耦效果就越好。

   另外,兩個同值的電容并聯,也可以提高去耦的效果和頻率,這是因為電容并聯后寄生電阻(ESR)和寄生電感(ESL)因并聯而減小,對于多個(屁)同樣值的容來說,并聯使用之后,等效電容C變為尼C,等效電感L變為〃刀,等效EsR變為R//L,但諧振頻率不變。同時從能量的角度看,多個電容并聯將能向被去耦的器仵提供更多的能量(如圖5.10所示)。