②輸人脈沖信號的上升和下降時間一般應小于微秒級,否則電路工作不穩定或損壞器件;

   ③所有不用的輸入端不能懸空,NE555DR應根據實際要求接人適當的電壓,由于CMOS集成電路輸人阻抗極高,一旦輸人端懸空,極易受外界噪聲影響,從而破壞電路的正常邏輯關系,也可能感應靜電,造成柵極被擊穿。

   對輸出端的處理。

   ①CMOS電路的輸出端不能直接連到一起,否則導通的P溝道MOS場效應管和導通的N溝道MOS場效應管形成低阻通路,造成電源短路。

   ②在CM(B邏輯系統設計中,應盡量減少電容負載。電容負載會降低CMOS集成電路的工作速度和增加功耗。

   ③CMOS電路在特定條件下可以并聯使用。當同一芯片上2個以上同樣器件并聯使用(如各種門電路)時,可增大輸出灌電流和拉電流負載能力,同樣也提高了電路的速度。但器件的輸出端并聯,輸入端也必須并聯。

   ④從CM(E器件的輸出驅動電流大小來看,CMOS電路的驅動能力比TTI冫電路要差很多,一般CMOs器件的輸出只能驅動一個LS系列的TTI'負載。但驅動CMOS負載,CMOS的扇出系數比TTI'電路大得多.