【原因分析】

   帶著疑問,仔細檢查了該產品的PCB圖,發現該產品電路中有兩條類似功能(源、負載、邏輯都一樣,并且兩信號線串聯著具有同樣大小的電阻)的信號線,信號線在PCB中的布置情況如圖6.”所示。從圖中可以清楚地看出, OEQ12SC1224其中一根信號線有較長的一段布置在PCB(該PCB為L型)的邊緣。根據案例臼的分析,這是一個比較嚴重的設計缺陷,因為布置在PCB邊緣的信號線與參考接地板或金屬外殼之間存在較大的寄生電容,按照共模干擾影響產品電路的原理,這種與參考接地板或金屬外殼之間存在較大的寄生電容的信號線,會受到較大的干擾。原理已在案例臼中詳細說明了。

   看來為何那根信號線受到干擾的原因已經很明確了,那為什么降低串聯在信號線上的電阻值可以使這根信號線及其所互連的芯片再恢復正常工作呢?畫出電路原理圖就可以分析其奧秘。圖6.73是受干擾信號線工作原理圖。圖6,73中Rb表示為該信號輸出驅動器的內阻(較小的一個值,如Ω級),Ra表示該信號輸人端口(ASIC)的輸入阻抗(較大的一個值,如kΩ級),R為串聯再該信號線上的電阻(原來為1kΩ)。