448510091delta=4e10;//給delta賦值

delta=2.13;

end

integer i;//定義一個整型變量i

initial

i=delta;//i得到的值是2(只將實數2.13的整數部分賦給i)

tme型變量主要用于存儲仿真的時間,它只存儲無符號數。每個time型

變量存儲一個至少64位的時間值。為了得到當前的仿真時間,常調用系統函

數$ume。time型變量的應用舉例如下:

time current time;//定義一個時間類型的變量current~time

initial

c urrent_time=$dme;//保存當前的仿真時間到變量current~time中

module模塊名(端口名1,端口名2,端口名3,…);

端口類型說明(input,outouⅢnout);

參數定義(可選);

數據類型定義(wire,reg等);

說明部分

實例化低層模塊和基本門級元件;

連續賦值語句(assign);

過程塊結構(inidal和always)

行為描述語句;

endmoduIe

其中,“模塊名”是模塊唯一的標識符,圓括號中以逗號分隔列出的端口名是該模塊的輸人端口、輸出端口;在Ⅴerilog中, “端口類型說明”為input(輸入端口)、output(輸出端口)、inout(雙向端口)三者之一,凡是在模塊名后面圓括號中出現的端口名,都必須明確地說明其端口類型。“參數定義”是將常量用符號常量代替,以增加程序的可讀性和可修改性,它是一個可選擇的語句。“數據類型定義”部分用來指定模塊內所用的數據對象為寄存器類型還是連線類型。

接著要對該模塊完成的邏輯功能進行描述,通常可以使用三種不同風格描

述電路的功能:一是使用實例化低層模塊的方法,.即調用其他已定義好的低層

模塊對整個電路的功能進行描述,或者直接調用Ⅴerilog內部基本門級元件描

述電路的結構,通常將這種方法稱為結構描述方式;二是使用連續賦值語句對

電路的邏輯功能進行描述,通常稱之為數據流描述方式,對組合邏輯電路建模

使用該方式特別方便;三是使用過程塊語句結構(包括intial語句結構和a⒈

ways語句結構兩種)和比較抽象的高級程序語句對電路的邏輯功能進行描述,

通常稱之為行為描述方式。行為描述側重于描述模塊的行為功能,不涉及實現

該模塊邏輯功能的詳細硬件電路結構。行為描述方式是學習的重點。設計人員可以選用這三種方式中的任意一種或混合使用幾種描述電路的邏輯功能,并且在程序中排列的先后順序是任意的。這些描述方式將在4,6節、5,5節和6.6

節詳細介紹。除此之外,還有一種開關級描述方式,專門對MOs管構成的邏輯電路進行建模,將在3.7節中介紹。

圖2.3.2所示為一簡單數字邏輯電路,下面介紹該電路的Verilog模型。