PRF6S27050H頻響應的影響將存在較大誤差。更精確的分析,見本章sPICE例題。

由上可知,為了改善放大電路的低頻特性,需要加大耦合電容及其相應回路的等效電阻,以增大回路時間常數,從而降低下限頻率。但這種改善是很有限的,因此在信號頻率很低的使用場合,可考慮用直接耦合方式。

單級共基極和共集電極放大電路的高頻響應,共射極放大電路的帶寬由于密勒效應的影響而較窄。可見,要增加帶寬,就必須減小或消除密勒效應。共基極和共集電極放大電路滿足這樣的要求。下面將著重討論共基放大電路的高頻響應和上限頻率。

共基極放大電路的高頻響應,從4.5.2節的分析已知,共基極放大電路具有低輸入阻抗、高輸出阻抗和接近于1的電流增益。這里著重分析它的高頻響應。圖4.7.15a是圖4.5.6a所示共基極放大電路的交流通路,其中Rl=Rc‖RL。4.7.15b是它的高頻小信號等效電路。

由于在很寬的頻率范圍內rb比rc和re小得多,而且rbb的數值也很小,共基極放大電路(a)交流通路 (b)高頻小信號等效電路 (c)簡化電路 (d)圖(c)的等效電路.

放大電路的頻率響應,因此b′點的交流電位可以忽略,即yb≈0,這樣簡化后的等效電路如圖4.7.15c所示。由此圖可見,集電結電容Cbc基本上接在輸出端口,因而不存在密勒效應。

由圖4.7.15c可寫出由圖d可得共基極放大(4,7,41a)

由式(4,7.39)可得從BJT發射極看進去的輸入導納為

Jc1=^+JωGb`eyb`e  rc

于是得到圖4.7.15c的等效電路,如圖4.7,15d所示,電路的高頻電壓增益為A ysM=gmL=T,上述結果表明,由于共基極放大電路中不存在密勒電容效應,而且BJT的輸人電阻(即發射結的正向電阻)re很小,因此u1很高。由于Cbc很小,允2也很高。所以共基極放大電路具有比較好的高頻響應特性。不過,當輸出端接有大的負載電容時,h2會下降。

例4,7,3 設圖4.5.6a所示共基極放大電路中元器件參數的取值均與例4.7.1相同,試求該電路的上限頻率。

解:由例4,7.1求得的rb e=2.63 kΩ可得reI≈26Ω。將已知的相關參數代入式(4.7,41b)和(4.7,41c),分別求得凡1≈426・7 MHz,2≈124・9 MHz。凡l與凡2的比值約為3,4倍,取該電路的凡≈凡2≈124.9 MHz。雖有誤差,但本例說明與共射極放大電路相比,共基極放大電路的上限頻率要高得多,這主要雙極結型三極管及放大電路基礎.

式中值得注意的是,圖6.5.16所示電路中各計數使能控制端CEP和CEr的接法:電路中低位芯片的進位輸出rC均與右鄰高位芯片的CEr端相連,而IC。的rC端與所有芯片的CEP都相接。從圖6,5.15可以看到,進位信號rC的脈沖寬度只有一個時鐘周期,亦即只有在低位芯片的rC處于高電平這一小段時間內才允許高位芯片響應CP信號進行計數操作,而其余絕大部分時間內均禁止它們計數,從而大大提高了多芯片級聯計數電路的可靠性和抗干擾能力。此外,由于芯片內部CEr直接控制著進位信號rc(如圖6.5.13所示的電路圖),當ICl和IC2均為1111狀態時,一旦ICO的rC端輸出高電平的進位信號,只需經過有限幾個門電路的延遲便將進位信號傳遞到最高位芯片IC3的CEr端,其CEP也因與IC。的rC直接相連而同時變為高電平,使IC3迅速進人準各計數狀態,在下一個CP上升沿到來時完成進位計數操作。這種快速傳遞進位信號的連接方法,允許大幅度縮短計數脈沖CP的周期,從而提高級聯計數器的工作頻率上限。總之,圖6.5.16所示電路的級聯方式可使芯片的速度潛能得到充分發揮。

在非二進制計數器中,最常用的是二一十進制計數器,其他進制的計數器習慣上稱為任意進制計數器。非二進制計數器也分為同步和異步,加、減和可逆等各種類型。這里僅介紹一種集成二一十進制計數器,然后通過實例討論如何用定型的集成電路產品構成任意進制計數器,最后還將介紹一種流行的集成環行計數器電路。

異步二一十進制計數器圖6.5.17 74HC/HCT390中的一個異步二一十進制計數器的邏輯圖在例6.4.2中曾分析過一個異步五進制加計數電路,如果在其基礎上增加一級觸發器,便可構成異步二一十進制計數器。74HC/HCT390中集成的兩個相同的二一十進制計數器便是基于這樣的結構,圖6.5.17所示是其中一個計

若干典型的時序邏輯集成電路.