DDS的基本原理
發布時間:2008/12/17 0:00:00 訪問次數:778
dds的原理框圖如圖所示。圖中，相位累加器可在每一個時鐘周期來臨時將頻率控制字（tuning word）所決定的相位增量m累加一次，如果計數大于2n，則自動溢出，而只保留后面的n位數字于累加器中。正弦查詢表rom用于實現從相位累加器輸出的相位值到正弦幅度值的轉換，然后送到dac中將陲弦幅度值的數字量轉變為模擬量，最后通過濾波器輸出一個很純凈的正弦波信號。圖鎖相環組成的原理框圖
歡迎轉載，信息來自維庫電子市場網（www.dzsc.com）
dds的原理框圖如圖所示。圖中，相位累加器可在每一個時鐘周期來臨時將頻率控制字（tuning word）所決定的相位增量m累加一次，如果計數大于2n，則自動溢出，而只保留后面的n位數字于累加器中。正弦查詢表rom用于實現從相位累加器輸出的相位值到正弦幅度值的轉換，然后送到dac中將陲弦幅度值的數字量轉變為模擬量，最后通過濾波器輸出一個很純凈的正弦波信號。圖鎖相環組成的原理框圖
歡迎轉載，信息來自維庫電子市場網（www.dzsc.com）
上一篇：DDS的基本參數計算公式
上一篇：RFID倉儲管理系統流程
相關技術資料- 11-30iCAN-4017 AI功能模塊工作原理與應用解析
- 11-30創新性和前瞻性模擬和混合信號平臺Treo
- 11-30示波器探頭常見類型及使用技巧
- 11-30高端邏輯芯片新CoWoS封裝技術
- 11-30汽車電子半導體器件市場發展前景分析
- 11-30全球汽車微控制器（MCU）市場需求及發展趨勢
- 11-29一文解讀多光譜CIS解決方案
- 11-29全新5G Redcap芯片平臺系列應用設計參數
- 11-2910納米第6代（1c）DRAM系列技術應用介紹
- 11-2916通道高精度定時器（HRTimer）研究
- 11-29第四代低功耗藍牙芯片KW 47應用
- 11-29藍牙信道探測（Channel Sounding）
- 相關IC型號
熱門點擊
- FPGA技術按顆粒度分類
- DDS各部分的具體參數
- 數字信號處理FPGA的結構
- 基于FPGA的DDS任意波形發生器
- DSP概述
- 數字信號處理FPGA的仿真
- 數字信號處理FPGA設計的編譯
- DDS的基本原理
- DSP嵌入式系統主程序代碼
- DDS的基本參數計算公式
推薦技術資料
- 業余條件下PCM2702
- PGM2702采用SSOP28封裝，引腳小而密，EP3... [詳細]
公網安備44030402000607
