在21世紀初，有兩個系列的fpga元器件擁有最具吸引力的實現dsp算法的功能，這是因為這些fpga具有快速進位邏輯的能力，從而能夠以超過50mhz的速度實現32位（非流水線）的加法。

　　這兩個系列就是xilinx xc4000系列（以及最新的如spartan和virtex系列）和altera flex10k系列（以及最新的如apex、acex、mercury、stratix和excalibur系列）元器件，其中后者是altera的8k元器件再加上額外的稱作嵌入式陣列模塊（embedded array block，eab）的2kbram模塊。xilinx元器件具有fpga中典型的寬泛的路由選擇級，而altera元器件則是基于altera的cpld中使用的寬帶總線架構，但是flex 10k的基本模塊已經不再是cpld中大規模的pla。現在取而代之的是fpga典型的中等顆粒度器件，例如：小規模的查詢表（smalllook－up tables，lut）。

　　xilinx xc4000系列的基本邏輯單元稱作可配置邏輯模塊（configurable logic block，clb），具有兩個獨立的4輸入1輸出的lut和快速進位，另外一個3輸入1輸出的lut將兩個獨立的lut連接起來，還有兩個觸發器，如圖1所示。xilinx元器件具有5層路由，從clb到clb，再到跨過整個芯片的長線。每一個clb都可以用作16×2或32×1位的ram或rom。表1列出了xilinx xc4000系列的部分元器件。

　圖1 xc4000邏輯單元

　　表1 xilinx xc4ooo系列

　　altera flex 10k元器件的基本邏輯模塊使用小規模lut實現了中等顆粒度。10k元器件是在altera 8k元器件的基礎上再加上被稱為嵌入式陣列模塊（embedded array block，eab）的2kb ram模塊。altera flex 10k元器件中的基本邏輯模塊稱作邏輯元件（logic element，le）3，如圖2所示，包括一個觸發器、一個4輸入1輸出的lut，或一個3輸入1輸出的lut和一個快速進位或者與川｜乘積項擴展電路。8個la組成一個邏輯陣列模塊（logic array block，lab）。每一排包括一個嵌入式陣列模塊（embedded away block，eab，例如：2kb的ram或rom），可以配置成256×8、512×4、1024×2或2048×1的存儲器元器件。這些eab和lab通過每列100～300根線的高速寬帶總線連接起來，如圖3所示。表2給出了altera flex 10k系列的部分元器件。

　　圖2 flex邏輯單元

　　圖3 flek 10k 元器件內體總體總線結構

　　表2 flex 10k系列

　　如果將這兩種分別來自altera和xilinx的路由策略加以比較，就會發現這兩種方法都很有價值：xilinx的方法擁有更多的局部路由資源而全局資源則較少，這對dsp的使用是有促進作用的，因為絕大部分數字信號處理算法都是處理局部數據的。具有寬帶總線的altera方法也有其價值，因為典型的操作不是在“位片（bit slice）”操作中一位一位地處理，更為常見的是必須把16～32位的寬帶數據矢量轉移到下一個dsp模塊中。

　　歡迎轉載，信息來自維庫電子市場網（www.dzsc.com）