數字信號處理FPGA的功耗
發布時間:2008/12/17 0:00:00 訪問次數:557
fpga的功耗可以說是一個關鍵的設計約束條件,特別是對于移動應用。因此在本例中推薦使用3.3v或更低電壓級別的元器件。為了估算altera元器件epf10k70rc240 - 4的功耗,必須考慮3個方面的囚素,也就是:
(1)維持功耗:istandby≈0.5ma
(2)i/o功耗ii/o
(3)有效功耗iactive
前兩項是與設計無關的,而且cmos技術中產生的維持功耗非常少。有效電流主要與時鐘頻率和使用的le數目有關。altera提供了如下估算實際功耗的經驗公式:
其中fmax是按mhz計算的最大工作頻率,n是元器件中使用的所有邏輯單元的總數,tle是邏輯單元在每個時鐘周期內觸發的平均百分比(典型值是12%)。例如:假定設汁者使用了epf10k70rc240-4的所有le,且最大工作頻率是25mhz,那么電流值就約為954ma。
歡迎轉載,信息來自維庫電子市場網(www.dzsc.com)
fpga的功耗可以說是一個關鍵的設計約束條件,特別是對于移動應用。因此在本例中推薦使用3.3v或更低電壓級別的元器件。為了估算altera元器件epf10k70rc240 - 4的功耗,必須考慮3個方面的囚素,也就是:
(1)維持功耗:istandby≈0.5ma
(2)i/o功耗ii/o
(3)有效功耗iactive
前兩項是與設計無關的,而且cmos技術中產生的維持功耗非常少。有效電流主要與時鐘頻率和使用的le數目有關。altera提供了如下估算實際功耗的經驗公式:
其中fmax是按mhz計算的最大工作頻率,n是元器件中使用的所有邏輯單元的總數,tle是邏輯單元在每個時鐘周期內觸發的平均百分比(典型值是12%)。例如:假定設汁者使用了epf10k70rc240-4的所有le,且最大工作頻率是25mhz,那么電流值就約為954ma。
歡迎轉載,信息來自維庫電子市場網(www.dzsc.com)
上一篇:數字信號處理FPGA設計的編譯
上一篇:數字信號處理FPGA的結構
熱門點擊
- FPGA技術按顆粒度分類
- DDS各部分的具體參數
- 數字信號處理FPGA的結構
- 基于FPGA的DDS任意波形發生器
- DSP概述
- 數字信號處理FPGA的仿真
- 數字信號處理FPGA設計的編譯
- DDS的基本原理
- DSP嵌入式系統主程序代碼
- DDS的基本參數計算公式
推薦技術資料
- 業余條件下PCM2702
- PGM2702采用SSOP28封裝,引腳小而密,EP3... [詳細]