AN221E04 FPAA的封裝和框圖如圖19. 11所示。

                 
    這個組件包含四個CAB且以2×2矩陣數組的形式表示，包括連接邏輯、初始程序和可重復結構化的裝置。
    當你設計FPAA時，數據將可以經由結構接口(configuration interface)連接到每一個CAB，并存入隨機存儲器(RAM)的芯片中。當舊的結構在行中時，記憶體允許加載重復的結構化。屏蔽式隨機存儲器(shadowRAM)儲存新的結構化數據時，并沒有與現有的結構分開，直到適當的時間，宦將被轉換成結構化(configura-tion) RAM。結構化RAM則儲存目前的結構化數據。當FPAA工作在某一個系統時，并沒有與現有的結構分開，這允許任何改變或調整來完成電路設計。這就稱為動態重復結構化(dynamic reconfiguration)。
    當執行FPAA程序時，結構化數據(configuration data)可以從計算機發展軟件產生。結構化數據也可以由儲存了結構化數據的外部EPROM產生，或通過微處理器來控制，就稱為主處理機(host processor)，這將嵌入到FPAA操作系統中。FPAA可以產生它自己的內部頻率，或者接收外部的頻率信號。可以由內部產生DC電壓，供需要參考電壓的一些電路使用。
    在FPAA中的查詢表(look-up table)是一種可以儲存事先決定的結構功能數據的記憶體。它可以儲存256字節空間的數據（一個字節等于8個位）。每一個位元組具有特定的地址。一個8位的地址碼可以由CAB中的特定計數器或SAR-ADC( successive -approximation register-ADC)邏輯來產生。
    模擬輸入信號經可結構化輸入及輸出單元連接到此元件。ITR8307-TR8輸出信號可似透過輸入及輸出單元來傳送。一個I/O單元可以接收差動或共模的輸入信號，并且能包含可編程濾波器及放大器，如此可以改善輸入信號的質量。