LEDTWOCOLORS 高電平使能三態輸出門電路
發布時間:2020/2/9 13:30:50 訪問次數:6673
ledtwocolors除了可以實現線與的邏輯功能外,0d門常用來驅動發光二極管或ttl系列邏輯門電路等。
上拉電阻的計算,選擇上拉電阻rp的值時要考慮多種因素。一方面,從上面分析可知,如果負載具有電容性,rp的值愈小9電容的充電時間常數亦愈小,因而開關速度愈快,但功耗也愈大。另一方面,多個od門的輸出端直接連在一起,當只有一個門導通,輸出為低電平,其他門均截止,輸出為高電平時,負載電流將全部流向導通的0d門,這是一種最不利的情況,此時上拉電阻rp具有限制
電流的作用,其取值不能太小,應保證j。l不超過額定值rol(max)。參看圖3.1.22(a),rp上的壓降為ydd~%l(nax)°幾個并聯0d門中,對于輸出高電平的驅動門,其輸出nmos管截止,流過截止管的漏電流roz可以忽略,所以流過rp的電流為fol(max)-jil(total),因此rp的最小值rp(min)可按下式來確定
rp<1/ui
rdd=i0l( ax)
mlnl=jol(max)jilrtotal)
式中 ydi>ui直流電源電壓;
yu(maf-驅動器件ul最大值;
jol(jl 驅動器件rol最大值;
fil--接到上拉電阻下端的全部灌電流負載的fll總值,rilota”=ui’,對于與非門負載,刀為負載門數目,對于或非門負載,l為輸入端數。j止是負載閘的低電平輸入電流.
圖3.1.22 計算0d門上拉電阻rp的工作情況,(a)rp(ln)的工作情況 (b)rp(im)的工作情況.
當所有0d門輸出均為高電平時,參看圖3.1.22(b),為使得高電平不低,流為24 maa.
3.1 mos邏輯電路
0d門電路的另一個功能是實現邏輯電平變換,例如,換為12Ⅴ高電平,如圖3.1.23(b)所示。
三態(tsl①)輸出門電路,利用od門雖然可以實現線與的功能,但外接電阻rp的選擇要受到一定的限制而不能取得太小,因此影響了工作速度。同時它省去了有源負載,使得帶負載能力下降。為保持推拉式輸出級的優點,又能作線與連接,人們又開發了一種三態輸出門電路,它的輸出除了具有一般門的兩種狀態,即輸出高、低電平外,還具有高輸出阻抗的第三狀態,稱為高阻態,又稱為禁止態。
圖3.1.24(a)所示為高電平使能的三態輸出緩沖電路,其中a是輸人端,u為輸出端,eⅣ②是控制信號輸入端,也稱為使能端,圖3.1,24(b)是它的代表符號,~udd可將5v高電平轉+5v+12v.
圖3.1.24 高電平使能三態輸出門電路,(a)電路圖 (b)符號
當使能端且Ⅴ=1時,如果△=0,則b=1,c=1,使得tx導通,同時tp截止,輸出瑞乙=0;如果△=1,則b=0,c=0,使得tn截止,tp導通,輸出端k=1。
當使能端eⅣ二0時,不論a的取值為何,都使得b=1,c=0,則tu和tp均截止、電路的輸出端出現開路,既不是低電平,又不是高電平,這就是第三種高阻工作狀態。
tsl系英文tristate logic的縮寫。
系enablc的字頭。
深圳市唯有度科技有限公司http://wydkj.51dzw.com/
ledtwocolors除了可以實現線與的邏輯功能外,0d門常用來驅動發光二極管或ttl系列邏輯門電路等。
上拉電阻的計算,選擇上拉電阻rp的值時要考慮多種因素。一方面,從上面分析可知,如果負載具有電容性,rp的值愈小9電容的充電時間常數亦愈小,因而開關速度愈快,但功耗也愈大。另一方面,多個od門的輸出端直接連在一起,當只有一個門導通,輸出為低電平,其他門均截止,輸出為高電平時,負載電流將全部流向導通的0d門,這是一種最不利的情況,此時上拉電阻rp具有限制
電流的作用,其取值不能太小,應保證j。l不超過額定值rol(max)。參看圖3.1.22(a),rp上的壓降為ydd~%l(nax)°幾個并聯0d門中,對于輸出高電平的驅動門,其輸出nmos管截止,流過截止管的漏電流roz可以忽略,所以流過rp的電流為fol(max)-jil(total),因此rp的最小值rp(min)可按下式來確定
rp<1/ui
rdd=i0l( ax)
mlnl=jol(max)jilrtotal)
式中 ydi>ui直流電源電壓;
yu(maf-驅動器件ul最大值;
jol(jl 驅動器件rol最大值;
fil--接到上拉電阻下端的全部灌電流負載的fll總值,rilota”=ui’,對于與非門負載,刀為負載門數目,對于或非門負載,l為輸入端數。j止是負載閘的低電平輸入電流.
圖3.1.22 計算0d門上拉電阻rp的工作情況,(a)rp(ln)的工作情況 (b)rp(im)的工作情況.
當所有0d門輸出均為高電平時,參看圖3.1.22(b),為使得高電平不低,流為24 maa.
3.1 mos邏輯電路
0d門電路的另一個功能是實現邏輯電平變換,例如,換為12Ⅴ高電平,如圖3.1.23(b)所示。
三態(tsl①)輸出門電路,利用od門雖然可以實現線與的功能,但外接電阻rp的選擇要受到一定的限制而不能取得太小,因此影響了工作速度。同時它省去了有源負載,使得帶負載能力下降。為保持推拉式輸出級的優點,又能作線與連接,人們又開發了一種三態輸出門電路,它的輸出除了具有一般門的兩種狀態,即輸出高、低電平外,還具有高輸出阻抗的第三狀態,稱為高阻態,又稱為禁止態。
圖3.1.24(a)所示為高電平使能的三態輸出緩沖電路,其中a是輸人端,u為輸出端,eⅣ②是控制信號輸入端,也稱為使能端,圖3.1,24(b)是它的代表符號,~udd可將5v高電平轉+5v+12v.
圖3.1.24 高電平使能三態輸出門電路,(a)電路圖 (b)符號
當使能端且Ⅴ=1時,如果△=0,則b=1,c=1,使得tx導通,同時tp截止,輸出瑞乙=0;如果△=1,則b=0,c=0,使得tn截止,tp導通,輸出端k=1。
當使能端eⅣ二0時,不論a的取值為何,都使得b=1,c=0,則tu和tp均截止、電路的輸出端出現開路,既不是低電平,又不是高電平,這就是第三種高阻工作狀態。
tsl系英文tristate logic的縮寫。
系enablc的字頭。
深圳市唯有度科技有限公司http://wydkj.51dzw.com/