N阱及N+集電極形成
發布時間:2016/6/19 19:01:50 訪問次數:2395
高性能電容器也是模擬CMOs和Bi-CMOS技術的關鍵部分,特別在A/D轉換和開關電容濾波器, ESD11N5.0ST5G多晶硅一多晶硅電容相比多晶硅一硅電容具有更小的寄生效應,因此得到廣泛應用。
較早開發了一種典型的數模混合Bi-CMOS工藝。該工藝由N阱CMOS工藝增加4次光刻步驟,以集成高性能雙極型晶體管。雙極器件是集電極擴散隔離(CDI)型,使用N+埋層和P型外延層。在CDI中,N阱將作為NPN的集電區,P型外延層提供側壁PN結隔離區。
襯底材料為100晶向的P型硅片,硅片表面的第一步工藝是氧化。然后用1#光刻版開出N+埋層的窗口。采用注入銻和擴散的方法形成埋層,然后去除二氧化硅,如圖4.41所示。
接著沉積P型外延層,外延層沉積過程中,N+埋層在高溫下會向上擴散。外延層沉積后,熱氧化生長一層二氧化硅,并完成N阱的光刻,在N阱區域注入磷。隨后進行N+集電極的光刻和磷注入,最后進行熱擴散。磷的原子量較小,注入表面的磷可以在高溫下擴散較深。
高性能電容器也是模擬CMOs和Bi-CMOS技術的關鍵部分,特別在A/D轉換和開關電容濾波器, ESD11N5.0ST5G多晶硅一多晶硅電容相比多晶硅一硅電容具有更小的寄生效應,因此得到廣泛應用。
較早開發了一種典型的數模混合Bi-CMOS工藝。該工藝由N阱CMOS工藝增加4次光刻步驟,以集成高性能雙極型晶體管。雙極器件是集電極擴散隔離(CDI)型,使用N+埋層和P型外延層。在CDI中,N阱將作為NPN的集電區,P型外延層提供側壁PN結隔離區。
襯底材料為100晶向的P型硅片,硅片表面的第一步工藝是氧化。然后用1#光刻版開出N+埋層的窗口。采用注入銻和擴散的方法形成埋層,然后去除二氧化硅,如圖4.41所示。
接著沉積P型外延層,外延層沉積過程中,N+埋層在高溫下會向上擴散。外延層沉積后,熱氧化生長一層二氧化硅,并完成N阱的光刻,在N阱區域注入磷。隨后進行N+集電極的光刻和磷注入,最后進行熱擴散。磷的原子量較小,注入表面的磷可以在高溫下擴散較深。
上一篇:數模混臺⒏-CMOs工藝
上一篇:熱載流子注入效應的產生機理