為了降低系統失配,可以采取如下的版圖設計技術:第一類技術稱為單元元器件復制技術,ADS1110A0IDBVT是指匹配的兩個元器件都由某一個元器件單元的多個復制版本串聯或并聯構成,這樣可以降低工藝偏差和歐姆接觸電阻不匹配的影響;二類技術是在元器件周圍增加“冗余”(Dummy)單元,這樣可以保證周圍環境的一致性;第三類技術要求匹配元器件之間的距離盡量接近,擺放方向相同;第四類技術是公用重 心設計法(Common~Ccntro⒙),是指使匹配元器件的“重心”重合,可以減小線性梯度的影響;第五類技術要求匹配元器件與其他元器件保持一定距離,這樣可以減小擴散區之間的相互影響。圖8.19給出了兩個匹配MOS晶體管的版圖。

   (a)晶體管方向不同             (b)源漏極的周圍環境不同

   (c)增加了冗余單元的晶體管

   圖819 匹配MOs晶體管版圖