第一,增大晶圓的尺寸。這是降PIC16F1936-I/SS低制造成本最直接的方法。晶圓尺寸的增加意味著同樣的工藝步驟能生產出更多的芯片,從而降低晶體管的成本。如表2.1可見,50年的發展,晶圓尺寸從25mm增加到300mm,目前450mm的設各正在研發當中。這一領域正在產生重大的技術進步,而半導體制造商與供應商正進行對話,以評定300mm和450mm晶圓的標準與生產力改進情況。對相關情況的經濟分析也正在對研發投入、利潤、投資回報和資助機制的分析和建議等進行檢查。晶圓尺寸的增大需要對設備提出更高的要求,比如在均勻性(uniformity)方面。

   第二,降低晶體管的幾何尺寸(ge。met⒒c scaling)。集成電路的幾何尺寸在幾十年中降低幅度達到500倍以上。這是降低晶體管制造成本和提高晶體管性能的最有效的方法。幾 何尺寸的降低,直接地增加了單位面積上的器件數目,從而降低芯片成本,同時提高了晶體管的電學性能,如能耗、速度等。而相對應地,幾何尺寸的不斷降低要求集成電路制造工藝 也做出不斷的改進。而當半導體行業演進到90nm技術節點或更小尺寸時,單純的幾何尺寸縮小,不能夠滿足晶體管的性能提高,需要一些其他的手段來提高晶體管的電學性能,例如等效 置擴充(equi妃lent scaling)。Equi跎lcnt scalil△g的 §目標,如通過創新設計、軟件解決方案和創新工 彗藝來提高性能,將在未來的十年引導半導體產業 挈前進E2]。如圖2.1所示[3],應力技術,高霪柵介 ∩質材料/金屬柵等創新工藝技術在90nm之后逐漸應用。