帶應力的CESIJ⒛iJ是在器件溝道處引人所期望應力的關鍵技術之一。傳統上,CESI'沉積,PI74FCT2573TS并接著進行退火去釋放應力層中的氫。這個過程產生了很大的應力,并能夠傳遞到NM()S和PMOs器件的溝道中。然而,這種CESI'僅僅提供了單一形式的應力,不能同時滿足NMOS和PM()S對增強應力的要求。正因為如此,雙應力層(DSI'),一種T藝引入應變的關鍵方案應運而生,其將具有拉伸和壓縮應變的氮化物層包含在一個單一的CMOS流程中。圖8,56說明了DsI'是如何在層間介質間隙填充前生成的,先沉積帶有拉伸應力的⒏N層,接著沉積一層薄氧化層,薄氧化層用在此處是作為后續帶有壓縮應力SiN層刻蝕的停止層。在氧化物刻蝕機中,以低壓、大功率的條件可以進行氧化物刻蝕,Cl F6作為主刻蝕氣體得到高的選擇性()40)。這是由于接觸-柵的問距過于縮小,使得在圖形稠密區域去除氧化物變得更加困難。更長的刻蝕時間是必不可少的,如果選擇性不夠高,將導致消耗掉部分拉伸應變的sN層,由此帶來更多的白對準硅化物損失。壓縮應力SiN層刻蝕和拉伸應

力SiN層刻蝕是在導體刻蝕機中進行的。前者采用CH,F/CHF3/CH2F2和時問模式,而后者使用類似的氣體組合以及在主刻蝕步驟中采用終點模式。后者的選擇性應該大于15,以確保拉伸應力的sN層沒有損失。在D⒏'刻蝕中的一個挑戰是拉伸和壓縮層交界部分的形狀控制,它將影響到接觸孔在白對準硅化物Lx域的落位。從十法刻蝕的觀點來看,拉伸層的斜坡側墻(舉例來說45°)可以實現對拉伸應力的SiN層刻蝕,這將大大減少在交界處的凸起。一些其他的集成方案,如CMRback,如果交界面恰好在多晶硅柵的頂部,用此方法可以減小凸起。當SiN層對無定形碳(AC)的刻蝕選擇比非常高時,如果AC是被作為底層引人到CEsI'中,凸起交界處的副作用可以被忽略。