在先進的半導體工藝中,光刻是D「M最初關注的問題∷。如今.光刻還是DFM屮最關鍵的領域。 R0D8/26-3C60隨著T∶藝設各和計算機模型技術的發展,光刻已經成為一個復雜的知識體系。在本節中,我們無法把和DFM相關的光刻的所有問題都進行討淪,而將集中討論在OPC中的邊緣沖突∷中的掩膜誤差增強囚子(MEEF)分析。

   掩膜誤差增強因子(MEEF)在把設計的版圖到硅的晶圓片的轉移過程中起著非常重要的作用c由于采用分辨率增強技術(RET)使小的圖形能夠在品圓片上顯影,隨著設計尺寸的不斷縮小,掩膜制造的成本急劇增加。從90nm的技術節點開始,基于模擬的OP(∶驗證廣泛地在OPC流程中采用。

   基于模擬的OPC驗證從9Onm技術節點開始就在OPC流程中得到廣泛的應用。當工業發展到15nm、32nm及以下節點時,CD誤差和邊緣布置誤差(EPE)在最佳曝光條件下的檢查對于臨界狀態下的熱點的探測顯示出一定的局限性。這些臨界狀態的熱點僅僅在工藝波動的條件下才會出現問題。這使得在設計階段對芯片進行分析、發現和修正這些潛在出問題的圖形,對于提高芯片的可制造性變得愈發重要。過去有一些研究是針對使用簡單的線條/線問距的圖形產生的MEEF對芯片制造產生的影響「^Ⅱi。現在有一些工具在設計階段的后OP驗證中提供仝芯片的MEEF分析LⅡ。這極其耗時同時生成大量的數據。在本節中,我們用可制造性設計(DFM)方法進行MEEF的熱點分析,其目的是找出對于「藝波動最敏感的熱點。